一种高速可再生比较器电路制造技术

本发明专利技术提供一种高速可再生比较器电路，包括：信号输入级，与输入端连接用于进行差分信号输入；锁存器，用于进行缓存并作为差分信号输出端；电流源，与所述信号输入级连接用于提供电源电压；快速通路，与所述输出端连接用于将输出端的电压差拉大并开启锁存器的正反馈网络；复位开关，所述复位开关包括第一复位开关和第二复位开关；本发明专利技术中的高速可再生比较器电路，可以大大减小可再生比较器电路的传输时延，在锁存阶段，通过时序的控制，断开了偏置电压，减少了比较器的功耗，本发明专利技术具有电路实现简单，可靠性高的优点。

【技术实现步骤摘要】
一种高速可再生比较器电路
本专利技术涉及电子领域，尤其涉及一种高速可再生比较器电路。
技术介绍
比较器是现代集成电路中的重要组成部分，它被大量应用在模数或者数模转换器中。随着转换器的飞速发展，比较器的性能要求也越来越高，研究方向主要集中在传输时延、失调电压和功耗上。其中，传输时延是比较器电路指标中最重要的参数。因为在高速转换器中，比较器的传输时延往往直接限制转换器的最大工作速率。对于常规的可再生比较器，传输时延主要由激活锁存器前的延迟时间(pre-latchingdelay)和锁存器的延迟时间(latchingdelay)组成，总的传输时延表达式为：tdelay＝tdelay1+tdelay2目前，现有的一些改进的可再生比较器，主要是提高锁存器工作时的电流源大小，通过减小锁存器时间常数来减小延迟时间tdelay2，以牺牲功耗的方式来提高比较器的整体速度，当输入信号越小时，延迟时间tdelay1越大，这是目前常规的可再生比较器的问题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术提供一种高速可再生比较器电路，以解决上述技术问题。本专利技术提供的高速可再生比较器电路，包括：信号输入级本文档来自技高网...

【技术保护点】
1.一种高速可再生比较器电路，其特征在于，包括：信号输入级，与输入端连接用于进行差分信号输入；锁存器，用于进行缓存并作为差分信号输出端；电流源，与所述信号输入级连接用于提供电源电压；快速通路，与所述输出端连接用于将输出端的电压差拉大并开启锁存器的正反馈网络；复位开关，所述复位开关包括第一复位开关和第二复位开关，所述第二复位开关与第一时钟信号连接，通过所述第一时钟信号控制比较器的工作状态；所述第一复位开关与第二时钟信号连接，通过所述第二时钟信号控制电流源的偏置电压；所述快速通路与第三时钟信号连接，通过所述第三时钟信号控制快速通路的工作状态。

【技术特征摘要】
1.一种高速可再生比较器电路，其特征在于，包括：信号输入级，与输入端连接用于进行差分信号输入；锁存器，用于进行缓存并作为差分信号输出端；电流源，与所述信号输入级连接用于提供电源电压；快速通路，与所述输出端连接用于将输出端的电压差拉大并开启锁存器的正反馈网络；复位开关，所述复位开关包括第一复位开关和第二复位开关，所述第二复位开关与第一时钟信号连接，通过所述第一时钟信号控制比较器的工作状态；所述第一复位开关与第二时钟信号连接，通过所述第二时钟信号控制电流源的偏置电压；所述快速通路与第三时钟信号连接，通过所述第三时钟信号控制快速通路的工作状态。2.根据权利要求1所述的高速可再生比较器电路，其特征在于，所述信号输入级包括第一PMOS管和第二PMOS管，所述电流源包括第五PMOS管；所述第一PMOS管的栅极和第二PMOS管的栅极分别与差分输入端连接，所述第一PMOS管的源极、第二PMOS管的源极和第五PMOS管的漏极连接，所述第一PMOS管的漏极和第二PMOS管的漏极分别与锁存器连接，所述第五PMOS管的源极与电源电压连接，所述第五PMOS管的栅极与第一复位开关连接。3.根据权利要求2所述的高速可再生比较器电路，其特征在于，所述锁存器包括第三NMOS管和第四NMOS管；所述第三NMOS管的源极和第四NMOS管的源极分别接地，所述第三NMOS管的漏极与第一PMOS管的漏极连接，所述第四NMOS管的漏极与第二PMOS管的漏极连接，所述第三NMOS管的栅极与第四NMOS管的漏极连接，并作为差分信号的第一输出端，所述第四NMOS管的栅极与第三NMOS管漏极连接，并作为差分信号的第二输出端。4.根据权利要求3所述的高速可再生比较器电路，其特征在于，所述快速通道包括第八PM...

【专利技术属性】
技术研发人员：陈玺，沈晓峰，黄兴发，李梁，徐鸣远，王健安，付东兵，陈光炳，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：重庆,50