【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着集成电路制造技术的不断发展，晶体管的特征尺寸也越来越小，传统的氧化硅作为栅介质层，已经不能满足集成电路高速发展的需求。随着工艺节点的不断减小，栅氧化硅层的厚度也不断减小，所述栅氧化硅层厚度的减小，会导致晶体管的漏电流呈指数级的增长。因此，高K栅介质层/金属栅极的栅极叠层结构被引入到晶体管中，取代现有的栅氧化硅层/多晶硅栅极。然而，现有技术形成的所述高K栅介质层/金属栅极的栅极叠层结构的性能较差。
技术实现思路
本专利技术解决的技术问题是提供一种半导体结构的形成方法，以提高半导体器件的性能。为解决上述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一区和第二区；在所述基底上形成由第一区延伸至第二区的栅介质层以及位于栅介质层上的伪栅极层；在所述基底上形成介质层，所述介质层的顶部表面暴露出伪栅极层的顶部表面；在所述第二区伪栅极中掺入掺杂离子；在所述第二区伪栅极中掺入掺杂离子之后，去除第一区伪栅极，在所述第一区介质层内形成第一伪栅开口...
【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括第一区和第二区；在基底上形成由第一区延伸至第二区的栅介质层以及位于栅介质层上的伪栅极层；在所述基底上形成介质层，所述介质层的顶部表面暴露出伪栅极层的顶部表面；在所述第二区伪栅极层中掺入掺杂离子；在所述第二区伪栅极层中掺入掺杂离子之后，去除第一区伪栅极层，在所述第一区介质层内形成第一伪栅开口，所述第一伪栅开口底部暴露出栅介质层的顶部表面；在所述第一伪栅开口底部形成第一功函数层。
【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括第一区和第二区；在基底上形成由第一区延伸至第二区的栅介质层以及位于栅介质层上的伪栅极层；在所述基底上形成介质层，所述介质层的顶部表面暴露出伪栅极层的顶部表面；在所述第二区伪栅极层中掺入掺杂离子；在所述第二区伪栅极层中掺入掺杂离子之后，去除第一区伪栅极层，在所述第一区介质层内形成第一伪栅开口，所述第一伪栅开口底部暴露出栅介质层的顶部表面；在所述第一伪栅开口底部形成第一功函数层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅介质层的材料为高K介质材料，所述高K介质材料包括：HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掺杂离子包括：硼离子。4.如权利要求3所述的半导体结构的形成方法，其特征在于，在所述第二区伪栅极层中掺入掺杂离子的工艺包括：离子注入工艺；当掺杂离子为硼离子时，所述离子注入工艺的参数包括：注入剂量为1.0e12atoms/cm3～1e15atoms/cm3，注入能量为5千伏～30千伏。5.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述第一伪栅开口的过程中，所述第一区伪栅极层与第二区伪栅极层的刻蚀选择比为：10:1～20:1。6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述伪栅极层的材料包括：多晶硅。7.如权利要求6所述的半导体结构的形成方法，其特征在于，第一伪栅开口的形成工艺包括：湿法刻蚀工艺、或者各向异性干法刻蚀工艺与湿法刻蚀工艺相结合的工艺。8.如权利要求7所述的半导体结构的形成方法，其特征在于，当第一伪栅开口的形成工艺为湿法刻蚀工艺时，所述湿法刻蚀工艺的参数包括：刻蚀剂包括四甲基氢氧化铵溶液，所述刻蚀剂的浓度为2％～20％，刻蚀时间为20秒～120秒。9.如权利要求7所述的半导体结构的形成方法，其特征在于，当第一伪栅开口的形成工艺为各向异性干法刻蚀工艺与湿法刻蚀工艺相结合的工艺时，去除所述第一区伪栅极层的步骤包括：采用各向异性干法刻蚀工艺去除部分伪栅极层；所述各向异性干法刻蚀工艺之后，采用湿法刻蚀工艺去除伪栅极层，形成所述第一伪栅开口。10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述各向异性干法刻蚀工艺的参数包括：刻蚀气体包括HBr和O2，其中，HBr的流量为100标准毫升/分钟～200标准毫升/分钟，O2的流量为2标准毫升/分钟～20标准毫升/分钟，功率为100瓦～2000瓦，气压为2毫托～100毫托。11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述湿...
【专利技术属性】
技术研发人员：韩秋华，吴端毅，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。