用于在后期制造阶段中图案化晶体管元件的有源区的技术制造技术

本发明专利技术涉及用于在后期制造阶段中图案化晶体管元件的有源区的技术。当图案化用于复杂半导体器件的有源区时，可以在后期制造阶段中执行先前沿第一横向方向图案化的有源半导体区域的切割，以获得狭长的半导体线。也就是说，可以在图案化至少一部分栅电极结构之后执行切割，从而实现自对准图案化方案并且还有助于减少应变损失。

【技术实现步骤摘要】
用于在后期制造阶段中图案化晶体管元件的有源区的技术
通常，本公开涉及其中晶体管元件可以形成在需要减小的横向间隔的被适当图案化的有源半导体区域之中和之上的技术和相关的半导体器件。
技术介绍
在过去的几十年中，在半导体器件领域已经取得了显著进步，其中，特别地，复杂的CMOS(互补金属氧化物半导体)技术可以被认为是该发展的主要贡献者。在CMOS技术中，可以将大量P型和N型晶体管元件集成到单个半导体芯片中，并且可以在功能上连接以形成高度复杂的功能单元，诸如复杂的控制电路、微控制器、CPU(中央处理单元)等。在优异性能和增加的集成密度方面的显著进步可能与晶体管元件的临界尺寸的持续减小相关联，这可以使能在复杂的集成电路中集成数亿或更多的晶体管元件。在每个新器件代中可靠地产生减小的临界尺寸的能力主要由光刻技术和相关图案化策略的显著改进驱动，其中甚至可以获得远远超出现代光刻设备的光学分辨能力的临界尺寸。例如，限定用于晶体管元件的有源区需要复杂的光刻和图案化策略，其中典型地，涉及两个独立的图案化序列，从而有助于制造方法的总成本和复杂性。鉴于上述情况，本公开涉及技术和半导体器件，其中可以基于被适当图案化本文档来自技高网...

【技术保护点】
1.一种方法，包括：沿长度方向定界半导体器件的半导体区域；在所述半导体区域上方形成多个栅电极结构中的每一个的至少一部分，所述多个栅电极结构中的每一个的所述至少一部分具有沿所述长度方向延伸的长度尺寸和沿宽度方向延伸的宽度尺寸，所述宽度方向横切所述长度方向；以及在形成所述多个栅电极结构之后，沿所述宽度方向定界所述半导体区域。

【技术特征摘要】
2017.07.18 US 15/6525851.一种方法，包括：沿长度方向定界半导体器件的半导体区域；在所述半导体区域上方形成多个栅电极结构中的每一个的至少一部分，所述多个栅电极结构中的每一个的所述至少一部分具有沿所述长度方向延伸的长度尺寸和沿宽度方向延伸的宽度尺寸，所述宽度方向横切所述长度方向；以及在形成所述多个栅电极结构之后，沿所述宽度方向定界所述半导体区域。2.根据权利要求1所述的方法，其中沿所述宽度方向定界所述半导体区域包括去除位于所述多个栅电极结构中的第一栅电极结构与所述多个栅电极结构中的相邻的第二栅电极结构之间的间隔中的所述半导体区域的材料。3.根据权利要求2所述的方法，进一步包括在去除所述半导体区域的所述材料之前，用牺牲掩模材料填充除了所述第一和第二栅电极结构之外的栅电极结构之间的另外的间隔。4.根据权利要求3所述的方法，其中所述牺牲掩模材料包括抗蚀剂材料。5.根据权利要求1所述的方法，其中形成多个栅电极结构中的每一个的至少一部分包括在沿所述宽度方向定界所述半导体区域之前在所述至少一部分的侧壁上形成侧壁隔离物。6.根据权利要求5所述的方法，进一步包括保留所述侧壁隔离物作为所述多个栅电极结构的一部分。7.根据权利要求5所述的方法，进一步包括在继续所述半导体器件的进一步处理之前去除所述侧壁隔离物。8.根据权利要求1所述的方法，进一步包括在沿所述宽度方向定界所述半导体区域之前，形成与所述多个栅电极结构相邻的漏极和源极区。9.根据权利要求2所述的方法，其中去除位于所述多个栅电极结构中的第一栅电极结构与所述多个栅电极结构中的相邻的第二栅电极结构之间的间隔中的所述半导体区域的材料包括蚀刻所述材料并使用在所述半导体区域下方形成的掩埋绝缘层作为蚀刻停止材料。10.一种形成半导体器件的方法，所述方法包括：在半导体层上...

【专利技术属性】
技术研发人员：R·施波雷尔，G·马尔芬格，
申请(专利权)人：格芯公司，
类型：发明
国别省市：开曼群岛,KY