用于在后期制造阶段中图案化晶体管元件的有源区的技术制造技术

本发明专利技术涉及用于在后期制造阶段中图案化晶体管元件的有源区的技术。当图案化用于复杂半导体器件的有源区时，可以在后期制造阶段中执行先前沿第一横向方向图案化的有源半导体区域的切割，以获得狭长的半导体线。也就是说，可以在图案化至少一部分栅电极结构之后执行切割，从而实现自对准图案化方案并且还有助于减少应变损失。

【技术实现步骤摘要】
用于在后期制造阶段中图案化晶体管元件的有源区的技术
通常，本公开涉及其中晶体管元件可以形成在需要减小的横向间隔的被适当图案化的有源半导体区域之中和之上的技术和相关的半导体器件。
技术介绍
在过去的几十年中，在半导体器件领域已经取得了显著进步，其中，特别地，复杂的CMOS(互补金属氧化物半导体)技术可以被认为是该发展的主要贡献者。在CMOS技术中，可以将大量P型和N型晶体管元件集成到单个半导体芯片中，并且可以在功能上连接以形成高度复杂的功能单元，诸如复杂的控制电路、微控制器、CPU(中央处理单元)等。在优异性能和增加的集成密度方面的显著进步可能与晶体管元件的临界尺寸的持续减小相关联，这可以使能在复杂的集成电路中集成数亿或更多的晶体管元件。在每个新器件代中可靠地产生减小的临界尺寸的能力主要由光刻技术和相关图案化策略的显著改进驱动，其中甚至可以获得远远超出现代光刻设备的光学分辨能力的临界尺寸。例如，限定用于晶体管元件的有源区需要复杂的光刻和图案化策略，其中典型地，涉及两个独立的图案化序列，从而有助于制造方法的总成本和复杂性。鉴于上述情况，本公开涉及技术和半导体器件，其中可以基于被适当图案化的有源半导体区域形成晶体管元件，同时避免或至少减少上面提到的问题中的一个或多个的影响。
技术实现思路
以下给出本专利技术的简化摘要，以提供对本专利技术的某些方面的基本理解。此摘要并非本专利技术的详尽概述。它并非旨在识别本专利技术的临界或核心要素或描绘本专利技术的范围。其唯一目的是要以简化的形式呈现一些概念，作为稍后讨论的更详细描述的序言。本文公开的一种示例性方法包括沿长度方向定界(border)半导体器件的半导体区域，在所述半导体区域上方形成多个栅电极结构中的每一个的至少一部分，所述多个栅电极中的每一个的至少一部分电极结构具有沿所述长度方向延伸的长度尺寸和沿宽度方向延伸的宽度尺寸，所述宽度方向横切(transverse)所述长度方向，以及在形成所述多个栅电极结构之后，沿所述宽度方向定界所述半导体区域。本文公开的另一示例性实施例涉及一种形成半导体器件的方法。所述方法包括在半导体层上方形成两个相邻的电极结构，其中所述两个相邻的电极结构在其间形成间隔。所述方法进一步包括通过使用所述两个相邻的电极结构作为蚀刻掩模来去除位于所述间隔中的所述半导体层。本文公开的又一示例性实施例涉及一种半导体器件。所述半导体器件包括半导体区域，所述半导体区域具有沿第一横向方向延伸的第一边界(bound)表面和沿第二横向方向延伸的第二边界表面。所述半导体器件进一步包括电极结构，所述电极结构至少部分地形成在所述半导体区域上方并且具有相对于所述第二边界表面的远(distal)侧壁面和近(proximal)侧壁面，其中所述远和近侧壁面由相应的侧壁隔离物形成并且沿所述第二横向方向延伸。此外，所述近侧壁面和所述第二边界表面沿与所述第一和第二横向方向垂直的深度方向基本上彼此对准，其中所述对准的最大偏差(deviation)对应于所述侧壁隔离物的宽度。附图说明通过结合附图参考以下描述，可以理解本公开，其中相同的参考标号表示相同的元件，并且其中：图1示意性地示出了根据示例性实施例的处于纵向有源半导体区域包括多个栅电极结构的制造阶段中的半导体器件的顶视图，其中该纵向半导体区域将被分成两个相邻的有源半导体区域；图2A-2D示意性地示出了根据示例性实施例的在中后期的制造阶段“切割”纵向半导体区域的各种制造阶段期间的半导体器件(例如，图1的半导体器件)的横截面图；图3A-3C示意性地示出了根据示例性实施例的在存在栅电极结构时图案化纵向半导体区域的各种制造阶段期间的半导体器件(例如，图1的半导体器件)的横截面图，在该栅电极结构上形成有侧壁隔离物；图3D-3E示意性地示出了根据示例性实施例的以基于牺牲侧壁隔离物图案化有源半导体的序列中的半导体器件的横截面图，该牺牲侧壁隔离物临时形成在栅电极结构的侧壁上；以及图4A-4C示意性地示出了根据更进一步的示例性实施例的在进一步高级晚的制造阶段(即，在形成各源极和漏极区域之后)中图案化纵向半导体区域时的各个制造阶段期间的半导体器件(例如，图1的半导体器件)的横截面图。尽管本文公开的主题允许各种变型和替代的形式，但是其具体实施例已通过附图中的例子的方式而示出，并且在此被详细描述。然而，应当理解，这里对具体实施例的描述并非旨在将本专利技术限制于所公开的特定形式，相反，其目的在于涵盖落入由所附权利要求限定的本专利技术的精神和范围内的所有变型、等同物和替代物。具体实施方式下面描述本专利技术的各种示例性实施例。为了清楚起见，在本说明书中未描述实际实施的全部特征。当然，将理解，在任何这样的实际实施例的开发中，必须进行大量的实施特定的决定以实现开发者的特定目标，例如遵循系统相关和业务相关的限制，这些限制将从一个实施到另一个实施而变化。此外，将理解，这样的开发努力可能是复杂且耗时的，但是对于受益于本公开的本领域的普通技术人员来说，这将仍是常规的任务。现在将参考附图描述本公开。为了说明的目的，仅在附图中示意性地描绘出各种结构、系统和装置，以便不使本领域的技术人员公知的细节混淆本专利技术。然而，包括附图是为了描述和解释本公开的示例性的例子。本文使用的词和短语应被理解和解释为具有与相关领域的技术人员对这些词和短语的理解一致的含义。没有特定的术语或短语的定义(即，不同于本领域的技术人员所理解的普通或常用意义的定义)旨在通过本文中的术语或短语的一致使用来暗示。就术语或短语旨在具有特殊含义(即，本领域的技术人员所理解的含义以外的含义)而言，这种特殊定义应该以为术语或短语直接且明确地提供特殊定义的定义性方式在说明书中明确地阐述。如上面简要讨论的，尽管减小临界尺寸，具体而言，尽管减小场效应晶体管的栅极长度，可能不仅有助于减小电路元件的尺寸并因此提高集成密度，而且，场效应晶体管的导电沟道的长度的减小基本上也可以导致增加的切换速度，从而允许复杂的集成电路以增加的时钟频率操作。另一方面，临界特征尺寸的连续减小也伴随着某些可能必须解决的副作用，以便不会过度抵消由减小的晶体管尺寸所获得的许多优点，该临界特征尺寸诸如场效应晶体管的栅极长度或晶体管的有源区的尺寸。例如，在进一步减小场效应晶体管的沟道的长度时，控制该沟道从高欧姆状态到低欧姆状态的能力可能由于多个相应的效应而降低，该多个相应的效应也称为“短沟道”效应，其中边缘效应的比例可以表示对晶体管特性的不断增加的贡献，从而负面地影响沟道区域的整体可控性。因此，即使在当前可用的先进器件代中提供减小的长度时，已经做出巨大努力以提供可以允许对半导体通道进行优异控制的改进机制，该减小的长度可以是30nm并且对于广为接受的平面晶体管架构而言明显更少。在其他发展中，可以使用诸如FinFET的三维晶体管架构以便获得优异的沟道可控性，其中相应的半导体鳍可以具有20nm或更小的宽度。例如，可以通过减小对应的栅极电介质材料的厚度来增加栅电极与沟道区域之间的电容耦合，其中，在最近的发展中，可以为诸如二氧化硅的典型的栅极电介质材料提供2nm甚至更小的物理厚度。由于这种广为接受的电介质材料的物理厚度的对应减小可能与各个晶体管元件相对于电击穿的稳健性降低相关联并且还可能有助于增加漏电流，因本文档来自技高网...

【技术保护点】
1.一种方法，包括：沿长度方向定界半导体器件的半导体区域；在所述半导体区域上方形成多个栅电极结构中的每一个的至少一部分，所述多个栅电极结构中的每一个的所述至少一部分具有沿所述长度方向延伸的长度尺寸和沿宽度方向延伸的宽度尺寸，所述宽度方向横切所述长度方向；以及在形成所述多个栅电极结构之后，沿所述宽度方向定界所述半导体区域。

【技术特征摘要】
2017.07.18 US 15/6525851.一种方法，包括：沿长度方向定界半导体器件的半导体区域；在所述半导体区域上方形成多个栅电极结构中的每一个的至少一部分，所述多个栅电极结构中的每一个的所述至少一部分具有沿所述长度方向延伸的长度尺寸和沿宽度方向延伸的宽度尺寸，所述宽度方向横切所述长度方向；以及在形成所述多个栅电极结构之后，沿所述宽度方向定界所述半导体区域。2.根据权利要求1所述的方法，其中沿所述宽度方向定界所述半导体区域包括去除位于所述多个栅电极结构中的第一栅电极结构与所述多个栅电极结构中的相邻的第二栅电极结构之间的间隔中的所述半导体区域的材料。3.根据权利要求2所述的方法，进一步包括在去除所述半导体区域的所述材料之前，用牺牲掩模材料填充除了所述第一和第二栅电极结构之外的栅电极结构之间的另外的间隔。4.根据权利要求3所述的方法，其中所述牺牲掩模材料包括抗蚀剂材料。5.根据权利要求1所述的方法，其中形成多个栅电极结构中的每一个的至少一部分包括在沿所述宽度方向定界所述半导体区域之前在所述至少一部分的侧壁上形成侧壁隔离物。6.根据权利要求5所述的方法，进一步包括保留所述侧壁隔离物作为所述多个栅电极结构的一部分。7.根据权利要求5所述的方法，进一步包括在继续所述半导体器件的进一步处理之前去除所述侧壁隔离物。8.根据权利要求1所述的方法，进一步包括在沿所述宽度方向定界所述半导体区域之前，形成与所述多个栅电极结构相邻的漏极和源极区。9.根据权利要求2所述的方法，其中去除位于所述多个栅电极结构中的第一栅电极结构与所述多个栅电极结构中的相邻的第二栅电极结构之间的间隔中的所述半导体区域的材料包括蚀刻所述材料并使用在所述半导体区域下方形成的掩埋绝缘层作为蚀刻停止材料。10.一种形成半导体器件的方法，所述方法包括：在半导体层上...

【专利技术属性】
技术研发人员：R·施波雷尔，G·马尔芬格，
申请(专利权)人：格芯公司，
类型：发明
国别省市：开曼群岛,KY