半导体器件的制造方法、衬底处理装置及记录介质制造方法及图纸

本发明专利技术涉及半导体器件的制造方法、衬底处理装置及记录介质。本发明专利技术的目的在于提供可容易掌握处理室的状态的技术。解决手段为下述技术，其具有下述工序：搬送工序，所述搬送工序向具有第一处理室和其他处理室的组件搬送衬底；制程读出工序，所述制程读出工序读出与所述衬底的种类及张数相应的制程程序；和衬底处理工序，所述衬底处理工序按照所述制程程序来处理所述衬底，其中，在所述衬底处理工序中，分别检测表示所述第一处理室的状态的第一数据、和表示其他处理室的状态的其他数据，并且，将所述第一数据与预先取得的第一基准数据的比较、及所述其他数据与预先取得的其他基准数据的比较在显示画面中显示。

【技术实现步骤摘要】
半导体器件的制造方法、衬底处理装置及记录介质
本专利技术涉及半导体器件的制造方法、衬底处理装置及记录介质。
技术介绍
对于衬底处理装置而言，为提高生产效率，存在将多个衬底集中起来进行处理的类型的装置。例如，存在在一个处理室中将多个衬底以圆周状配置的类型(专利文献1)。这里，对处理室供给气体从而在衬底上形成膜等，从而将衬底处理。在处理时，在预先设定的条件下供给气体。现有技术文献专利文献专利文献1：日本特开2001-250780
技术实现思路
专利技术要解决的问题对于衬底处理装置而言，要求提高成品率。因而，在衬底的面内，以维持一定品质的方式进行处理。此外，在多个衬底的各自中，也以提高再现性而维持一定品质的方式进行处理。对于如上所述那样维持一定品质而言，优选的是，使处理衬底的处理室的状态处于一定的范围。为此，需要掌握更正确的处理室状态。因此，本专利技术的目的在于，提供能够容易掌握处理室的状态的技术。用于解决问题的手段为解决上述问题，提供下述技术，所述技术具有下述工序：搬送工序，所述搬送工序向具有第一处理室和其他处理室的组件(module)搬送衬底；制程读出工序，所述制程读出工序读出与所述衬底的种类及张数相应的制程程序；和衬底处理工序，所述衬底处理工序按照所述制程程序来处理所述衬底，其中，在所述衬底处理工序中，分别检测表示所述第一处理室的状态的第一数据、和表示其他处理室的状态的其他数据，并且，将所述第一数据与预先取得的第一基准数据的比较、及所述其他数据与预先取得的其他基准数据的比较在显示画面中显示。专利技术效果根据本专利技术涉及的技术，能够提供能够容易掌握处理状态的技术。附图说明图1是说明本实施方式涉及的衬底处理装置的说明图。图2是说明本实施方式涉及的衬底处理装置的说明图。图3是说明本实施方式涉及的衬底处理装置的说明图。图4是说明本实施方式涉及的衬底处理装置的说明图。图5是说明本实施方式涉及的衬底处理装置的说明图。图6是说明本实施方式涉及的衬底处理装置的说明图。图7是说明本实施方式涉及的衬底处理装置的说明图。图8是表示本专利技术的实施方式涉及的衬底的处理状态的说明图。图9是说明本实施方式涉及的衬底处理装置的状态转变的说明图。图10是说明本实施方式涉及的显示画面的说明图。图11是说明本实施方式涉及的显示画面的说明图。图12是说明本实施方式涉及的显示画面的说明图。图13是说明本实施方式涉及的表格(table)的说明图。附图标记说明100衬底处理装置200组件242温度监测部268压力监测部280控制器374等离子体监测部PW制品晶片DW假片具体实施方式(1)衬底处理装置的构成使用图1至图7，对本专利技术的一实施方式涉及的衬底处理装置的简要构成进行说明。图1为说明本实施方式涉及的衬底处理装置的构成例的说明图。图2为组件的横剖面图。图3、图4为从上方观察组件的图，且是说明各构成的说明图。图5、图6为向组件供给气体的气体供给部的说明图。图7为说明控制器的说明图。(衬底处理装置)使用图1说明本专利技术的一实施方式涉及的衬底处理装置的简要构成。可适用本专利技术的衬底处理装置100为将作为衬底的制品晶片(ProductWafer)PW(以下，称为PW。)进行处理的装置，主要由IO工作台110、大气搬送室120、加载互锁室130、真空搬送室140、组件200构成。PW例如为已形成有电路等的制品用的PW。(大气搬送室·IO工作台)在衬底处理装置100的近前，设置有IO工作台(加载端口)110。在IO工作台110上搭载有多个晶盒(pot)111。晶盒111用作为搬送硅(Si)衬底等PW的载体，在晶盒111内，设置有以水平姿势以多层支承多个PW支承的支承部。IO工作台110与大气搬送室120邻接。大气搬送室120在不同于IO工作台110的面连结后述的加载互锁室130。在大气搬送室120内设有移载PW的大气搬送机械装置122。大气搬送机械装置122在加载互锁室130与晶盒111之间搬送PW。(加载互锁室)加载互锁室130与大气搬送室120邻接。在构成加载互锁室130的壳体131所具有的面之中的、不同于大气搬送室120的面，配置有后述的真空搬送室140。在加载互锁室130内，至少具有两个载置PW的载置面135。例如，构成为一个载置面135载置处理过的PW，另一个载置面135载置未处理的PW。(真空搬送室)衬底处理装置100具有真空搬送室(传输组件)140，所述真空搬送室(传输组件)140作为在负压下搬送PW的搬送空间的搬送室。在真空搬送室140上连结有加载互锁室130、处理PW的组件200(组件200a至200b)、存储多个假片(DummyWafer)DW(以下，称为DW。)的DW存储室150。在真空搬送室140的大致中央部设置有真空搬送机械装置170，所述真空搬送机械装置170作为在负压下移载(搬送)PW的搬送部。真空搬送机械装置170构成为能够通过升降机及凸缘而维持真空搬送室140的气密性、并且能够升降。真空搬送机械装置170的臂能够以轴为中心进行旋转、延伸。通过进行旋转、延伸，从而将PW向组件200内外搬送、将假片DW向DW存储室150内外搬送。此外，能够根据后述的控制器280的指示，而向PW、DW搬送组件200。(DW存储室)DW存储室150存储多个DW。DW不同于PW、其是不会成为实际的半导体器件的制品的晶片。当在组件200中能一次处理的最大晶片张数为多张(图1中为4张)时，当待处理的PW不足该最大晶片张数时(例如3张)，为补充不足的部分，使用DW。当例如最大晶片张数为4张、而PW为3张时，在对衬底进行载置的载置部中，将3张PW载置于组件200中的载置部、并且将1张DW载置于剩下的载置部。由此，具有如下益处：接近载置了4张PW时的处理条件，或者不会在晶片载置面上附着多余的气体。需要说明的是，在DW之中，存在形成有图案、和未形成图案的DW。与未形成图案的DW的表面积相比，形成有图案的DW的表面积更接近PW的表面积。因而，通过在处理PW时，使用形成有图案的DW，能够使处理室的状态接近载置有4张PW的状态。由此，通过提高处理室的再现性，能够使PW间的处理品质处于一定的范围内。对于“是否使用DW”、当使用DW时“使用形成有图案的DW、还是使用未形成图案的DW”而言，根据在PW形成的膜种类、品质，此外根据生产成本等而适当选择。这里，由于DW用于各种工序中，因此，并非总是与PW的表面积相同。另外，由于与PW相比，DW以更低的成本生产，因此在很多情况下与PW相比，DW的表面积变小。因而，即便使用了形成有图案的DW，由于在PW与DW处，气体的消耗量不同，因此，仅通过使用DW，难以将整个理室的处理状态设为一定。由于存在上述问题，因此，即便对于形成有图案的DW而言，也优选以后述的方式检测各处理室的状态。(组件(module))组件200可设置多个。例如，可如图1那样设置两个。这里，为便于说明，将一者称为组件200a，将另一者称为组件200b。使用图2至图6说明组件200的详情。如图2所记载的那样，组件200具有容器202。容器202构成为例如横剖面为方形的扁平密闭容器。另外，容器202由例如铝(Al)、不锈钢(SUS)等金属材料构成。容器202内，形成有对硅晶片等PW进行本文档来自技高网...

【技术保护点】
1.半导体器件的制造方法，具有下述工序：搬送工序，所述搬送工序向具有第一处理室和其他处理室的组件搬送衬底；制程读出工序，所述制程读出工序读出与所述衬底的种类及张数相应的制程程序；和衬底处理工序，所述衬底处理工序按照所述制程程序来处理所述衬底，在所述衬底处理工序中，分别检测表示所述第一处理室的状态的第一数据、和表示其他处理室的状态的其他数据，并且，将所述第一数据与预先取得的第一基准数据的比较、及所述其他数据与预先取得的其他基准数据的比较在显示画面中显示。

【技术特征摘要】
2017.07.11 JP 2017-1354131.半导体器件的制造方法，具有下述工序：搬送工序，所述搬送工序向具有第一处理室和其他处理室的组件搬送衬底；制程读出工序，所述制程读出工序读出与所述衬底的种类及张数相应的制程程序；和衬底处理工序，所述衬底处理工序按照所述制程程序来处理所述衬底，在所述衬底处理工序中，分别检测表示所述第一处理室的状态的第一数据、和表示其他处理室的状态的其他数据，并且，将所述第一数据与预先取得的第一基准数据的比较、及所述其他数据与预先取得的其他基准数据的比较在显示画面中显示。2.根据权利要求1所述的半导体器件的制造方法，所述衬底的种类为制品衬底，在所述衬底处理工序中，当所述制品衬底的张数小于所述组件的最大处理张数时，作为所述基准数据，显示与当所述制品衬底小于所述组件的最大处理张数的情况相对应的基准数据。3.根据权利要求2所述的半导体器件的制造方法，所述组件设置多个，且进一步具有对批次的晶片信息进行接收的工序，根据所述第一数据与预先取得的第一基准数据的比较结果、所述其他数据与预先取得的其他基准数据的比较结果、及批次的晶片信息，来设定所述制品衬底的搬送目的地的组件。4.根据权利要求2所述的半导体器件的制造方法，其中，各个所述处理室具有加热器，所述处理室的状态为在所述加热器的附近检测到的温度信息。5.根据权利要求2所述的半导体器件的制造方法，其中，在各个所述处理室中分别设置等离子体生成部，所述处理室的状态为等离子体生成的状态。6.根据权利要求2所述的半导体器件的制造方法，其中，在各个所述处理室中分别设置压力检测部，所述处理室的状态为所述处理室的压力状态。7.根据权利要求2所述的半导体器件的制造方法，其中，所述基准数据为其他衬底处理工序的数据。8.根据权利要求2所述的半导体器件的制造方法，其中，所述基准数据为处理后的制品衬底的品质最高的衬底处理工序的数据。9.根据权利要求2所述的半导体器件的制造方法，其中，所述基准数据为预先存储的控制值。10.根据权利要求1所述的半导体器件的制造方法，所述衬底的种类为制品衬底及虚拟衬底，在所述衬底移动工序中，当所述制品衬底少于所述组件的最大处理张数时，以与所述制品衬底的合计为所述最大处理张数的方式准备所述虚拟衬底，并且将所述制品衬底和所述虚拟衬底搬入所述处理室，在所述衬底处理工序中，作为所述基准数据，显示与所述制品衬底的张数和所述虚拟衬底的张数对应的基准数据。11.根据权利要求10所述的半导体器件的制造方法，所述组件设置多个，且进一步具有对批次的晶片信息进行...

【专利技术属性】
技术研发人员：水口靖裕，
申请(专利权)人：株式会社国际电气，
类型：发明
国别省市：日本,JP