封装集成无源件制造技术

本申请涉及封装集成无源件。一种半导体器件可以包括衬底的多个层。管芯可以耦合到衬底的所述多个层中的至少一个。可以在衬底的层内一体形成无源电学组件。无源电学组件可以是电阻器或电容器。一个或多个导体可以配置成允许无源电学组件与管芯之间的电学连通。所述一个或多个导体可以在衬底的所述多个层内一体形成。

Packaging integrated passive components

This application relates to packaging integrated passive components. A semiconductor device may comprise multiple layers of a substrate. The core can be coupled to at least one of the plurality of layers of the substrate. Passive electrical components can be formed in one layer of the substrate. Passive electrical components can be resistors or capacitors. One or more conductors may be configured to permit electrical connectivity between passive electrical components and pipe cores. The one or more conductors can be formed in one of the plurality of layers of the substrate.

【技术实现步骤摘要】
封装集成无源件
技术介绍
诸如电阻器和电容器之类的无源组件是对经组装的半导体封装的总体电学功能关键的组件。典型地，这些无源件被分离地制作或从供应商购得，并且随后被嵌入在封装中或附接在封装表面上。附图说明在未必按照比例绘制的图中，在不同视图中，相同的标号可以描述类似的组件。具有不同字母后缀的相似标号可以表示类似组件的不同实例。附图一般地通过示例的方式而不是通过限制的方式图示在本文档中讨论的各种实施例。图1是包括衬底120的第一层121的半导体器件100的示意性视图。图2是包括衬底120的多个层的半导体器件100的示意性视图。图3图示了在制造操作期间无源组件300的部分。图4图示了在附加的制造操作期间图3的无源组件300的部分。图5图示了在附加的制造操作期间图4的无源组件300的部分。图6图示了在附加的制造操作期间图5的无源组件300的部分。图7图示了在附加的制造操作期间图6的无源组件300的部分。图8图示了在附加的制造操作期间图7的无源组件300的部分。图9图示了在附加的制造操作期间图8的无源组件300的部分。图10图示了在附加的制造操作期间图9的无源组件300的部分。图11图示了在制造操作本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：衬底的多个层；耦合到衬底的所述多个层中的至少一个的管芯；被一体地形成在衬底的层内的无源电学组件；以及配置成允许无源电学组件与管芯之间的电学连通的一个或多个导体，其中所述一个或多个导体被一体地形成在衬底的所述多个层内。

【技术特征摘要】
2017.06.29 US 15/6380441.一种半导体器件，包括：衬底的多个层；耦合到衬底的所述多个层中的至少一个的管芯；被一体地形成在衬底的层内的无源电学组件；以及配置成允许无源电学组件与管芯之间的电学连通的一个或多个导体，其中所述一个或多个导体被一体地形成在衬底的所述多个层内。2.权利要求1所述的半导体封装，其中无源组件与外部设备电学连通。3.权利要求1所述的半导体封装，其中无源电学组件被包括在多个无源电学组件中。4.权利要求1所述的半导体封装，其中无源组件是电阻器。5.权利要求4所述的半导体封装，其中电阻器包括：电阻式组件，所述电阻式组件由衬底的层的部分形成；以及第一电极和第二电极，所述第一电极和第二电极耦合到电阻式组件，使得第一和第二电极通过电阻式组件电学连通。6.权利要求4所述的半导体封装，其中电阻式组件包括包含以下的材料：氮化钛、钛和氮以一种形式的组合、镍、磷化镍、钽和铋。7.权利要求1所述的半导体封装，其中无源组件是电容器。8.权利要求7所述的半导体封装，其中电容器包括：包含衬底的第一封装层；第二封装层，所述第二封装层包括：第一电极，所述第一电极耦合到第一封装层；衬底的第二层，衬底的第二层大体围绕第一电极；以及第三封装层，所述第三封装层包括：介电组件，所述介电组件耦合到第一电极；第二电极，所述第二电极耦合到介电组件；衬底的第三层，衬底的第三层耦合到第二电极。9.权利要求8所述的半导体封装，其中介电组件具有第一介电常数，并且还包括具有第二介电常数的第二介电组件。10.权利要求11所述的半导体封装，其中第一介电常数不同于第二介电常数。11.权利要求12所述的半导体封装，其中第一介电组件和第二介电组件位于衬底的相同层上。12.权利要求8所述的半导体封装，其中第二电极大体围绕介电组件。13.权利要求1所述的半导体封装，其中半导体封装是第一半导体封装，并且第一半导体封装耦合到第二半导体封装。14.一种半导体器件，包括：衬底的多个层；管芯，所述管芯耦合到衬底的所述多个层中的至少一个；电阻器，所述电阻器被一体地形成在衬底的层内，其中电阻器包括：电阻器组件，所述电阻式组件由衬底的层的部分形成，以及第一电极和第二电极，所述...

【专利技术属性】
技术研发人员：A阿莱克索夫，K达马维卡塔，RA梅，S甘，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US