具有低成本衬底的集成无源装置和方法制造方法及图纸

根据本发明专利技术的一个方面，提供一种形成如集成无源装置（７２）的微电子组件的方法。在硅衬底（２０）上形成包括例如氮化铝或氮化硅或氧化硅或其组合的电荷捕获膜的绝缘初始电介质层（３２）。在该初始电介质层（３２）上形成至少一个无源电子部件（６２）。在与硅衬底（２０）接触的该初始电介质层（３２）中使用氮化硅或氧化硅的实施例中，理想地，在沉积该初始电介质层之前通过将硅表面（２２）暴露于引起表面损伤的处理（例如，氩等离子体）来预处理硅表面（２２），以帮助在大约零偏压下在硅表面附近提供载流子耗尽。使用这种硅衬底的集成无源装置中的ＲＦ损耗等于或低于利用ＧａＡｓ获得的ＲＦ损耗。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及微电子组件和用于形成微电子组件的方法，并且更具体地涉及具 有低成本衬底的集成无源装置(IPD)和用于形成该IPD的方法。
技术介绍
近年来，无线通信装置(如蜂窝电话)不断地向用户提供数量越来越多的特性以 及改进的性能和计算能力，同时装置的总体尺寸不断下降。在这种装置中的重要的一类部 件被称为“无源电子部件”，包括电容器、电阻器、传输线和电感器。通常，这些部件一起工作 以执行各种功能，如谐波过滤、去耦合、阻抗匹配和切换。在过去的几年中，在无线通信装置中使用分立的无源电子部件并且将它们安装在 各种电路板和衬底上。然而，由于性能要求不断增加同时最终装置的总体尺寸下降，所以将 所有需要的部件都安装到最终无线装置中变得越来越困难。近年来，已经开发出集成无源装置(IPD)，其中无源电子部件有时与有源电子部件 (如晶体管)一起，直接形成在衬底(如晶片或微电子管芯)上。然而，为了优化性能，IPD 典型地形成在与硅相比电阻率较高的衬底上，如由砷化镓(GaAs)、玻璃、石英或蓝宝石制成 的衬底，硅衬底一般被认为具有太低的电阻率，以至于不能在用于无线通信装置的IPD中 使用。与在这种高电阻率衬底上形成IPD有关的一个问题是这些材料与硅相比昂贵得 多。另外，为了使用玻璃、石英或蓝宝石衬底，必须修改用于形成集成电路的制造工具和工 艺，例如但不意图限制为，在硅衬底上的互补金属氧化物半导体(CMOS)处理。这些工艺修 改进一步增加了制造成本和生产时间。因此，希望提供一种用于在较不昂贵的衬底(如硅)上制造IPD而不牺牲重要性 能特性的结构和方法。另外，希望提供一种使用用于形成具有有源电子部件的集成电路的 相同处理工具和类似工艺步骤制造IPD的方法。此外，通过后续详细描述和所附权利要求， 连同附图和上述
及
技术介绍
，本专利技术的其它所希望的特点和特征将变得很明显。附图说明下面结合附图描述本专利技术，在附图中相同的标号表示相同的元件。图1是半导体衬底的顶视平面图；图2是图1的半导体衬底的一部分的截面侧视图；图3是其上形成有初始电介质层的图1和图2的半导体衬底的截面侧视图；图4是在初始电介质层上形成有附着层的图3的半导体衬底的截面侧视图；图5是在附着层上形成有第一传导层的图4的半导体衬底的截面侧视图；图6是在将第一传导层图案化以形成第一传导板之后的图5的半导体衬底的截面 侧视图；图7是在第一传导板上形成有另一电介质层的图6的半导体衬底的截面侧视4图8是在该另一电介质层上形成有第二传导层的图7的半导体衬底的截面侧视 图；图9是在已经图案化第二传导层和所述另一电介质层以形成第二传导板并且在 第一和第二传导板之间具有电介质层之后的图8的半导体衬底的截面侧视图；图10是在其上形成多个无源电子部件从而形成根据本专利技术的一个实施例的微电 子组件之后的图9的半导体衬底的放大截面侧视图；图11是可以使用图10的微电子组件的功率放大器(PA)模块的示意图；图12-17是类似于图5的视图，但是示出了根据本专利技术的各种实施例的不同初始 电介质层和表面处理的使用；图18是示出根据本专利技术各种实施例的不同衬底、衬底表面处理和初始电介质层 的信号衰减的图表；以及图19是类似于图18的图表，其示出图18中所示的衬底、衬底表面处理和初始电 介质层的一个子组的信号衰减的进一步细节；以及图20是示出作为针对各种衬底和初始电介质层IPD结构经历的热循环数的函数 的信号衰减的图表。具体实施例方式以下的详细描述在本质上仅是示范性的并且不意图限制本专利技术或者本专利技术的应 用和使用。此外，不意图受到上述
、
技术介绍
、
技术实现思路
或以下详细描述中给出的 任何明确或暗示的理论的束缚。还应注意，图1-20仅是说明性的并且可以不按比例绘出。图1至图10示出用于形成集成无源装置(integrated passivedevice，IPD)的方 法。在硅衬底上，优选在高电阻率(HR)硅衬底上，形成初始电介质层，并且在该初始电介质 层上形成至少一个无源电子部件。初始电介质层材料的选择、初始电介质层的沉积处理和 初始电介质层沉积之前硅表面的预处理的结合可以增加硅衬底的有效电阻率，使得该硅衬 底适合于在例如无线通信装置以及其它射频(RF)装置中使用的IPD中使用，并且在性能上 可以与昂贵得多的衬底材料(如GaAs)相比。参考图1和图2，其中示出半导体衬底20。半导体衬底20由半导体材料(如硅 (Si))制成。在优选实施例中，衬底20是电阻率至少为lOOOohm-cm的硅衬底，在硅的情况 下，其可以称为“高电阻率”衬底，缩写为“HR”。如本领域技术人员所知，可以通过提纯硅， 例如通过在从其切割该衬底的锭的形成期间对硅施加磁场，来增加衬底20的电阻率。可以 通过公知技术如“浮区(floatzone) ” 或液封直拉(liquid encapsulation Czochralski, LEC)技术生长该衬底锭。仍参考图1和图2，衬底20具有上表面22、下表面24和大约在25和800微米(μ m) 之间的厚度26，所述厚度优选在25和625 μ m之间。在一个实施例中，衬底20的上表面22 基本上是平坦的并且衬底20的厚度26大约是250 μ m。在所示出的实施例中，衬底20是直 径28例如大约为100、150、200或300毫米(mm)的半导体晶片，但是也可以使用更大或更 小的衬底。一般来说，随着直径28增加，厚度26也增加，使得该晶片可以被处理而不会不 当破裂。如图1中特别示出的，衬底20可以分割成多个包含集成无源装置(IPD)的管芯或 “小块(dice)”30。尽管未示出，在一个实施例中，每个小块30可以包括至少局部形成的集成电路，如微处理器或功率集成电路，众所周知的，这种集成电路可以包括在其中形成的多 个装置，如晶体管。尽管以下处理步骤可以示出为只在衬底20的一小部分上进行，但是应 该理解，每个步骤也可以基本上在整个衬底20和/或多个小块30上同时进行。此外，尽管 未示出，但是应该理解，通过沉积和去除多个附加处理层(如公知的光致抗蚀剂)可以促进 下面描述的处理步骤。参考图3，在衬底20的上表面22上(或之上)形成绝缘的初始电介质层32。在 一个实施例中，初始电介质层32包括氮化物材料，如使用化学气相沉积(CVD)或通过其它 公知技术形成的氮化硅。在另一个实施例中，初始电介质层32包括另一种氮化物材料，如 使用溅射或其它公知技术形成的氮化铝。在进一步的实施例中，该初始电介质层还可以 包括与上述氮化物材料中的一个或另一个结合的氧化物电介质材料，如通过化学气相沉积 (CVD)或等离子体增强化学气相沉积(PECVD)或者其它公知技术形成的氧化硅。在更进一 步的实施例中，可以在沉积上述初始电介质材料中的一个或另一个之前预处理衬底20的 表面22，例如蚀刻或进行其它表面破坏处理衬底20的表面22。在优选实施例中，绝缘的初 始电介质层32包括单独的或者与CVD氮化硅结合的溅射的氮化铝，可以有也可以没有衬底 表面的沉积前蚀刻或其它表面破坏处理。氧化硅还可以与铝或硅的氮化物结合使用。可以 通过将晶片衬底20的表面22暴露于RF氩等离子体0. 5-3. 5分钟，更适当地大约1至3分 钟，优选2. 2本文档来自技高网...

【技术保护点】
一种形成集成无源装置（ＩＰＤ）的方法，包括：在硅衬底上形成包括氮化铝的绝缘初始电介质层；以及在所述绝缘初始电介质层上形成至少一个无源电子部件。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：TK戴利，KL科斯特洛，JG科特纳基斯，JR芬德，JS休伊斯，A迈特，AC雷耶斯，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]