The invention discloses a chip encapsulation structure and a chip encapsulation method. The chip encapsulation structure includes a matrix, a component area and a welding pad on the first side of the matrix, a welding pad located on the outer side of the component area and electrically connected with the components in the component area, a part of the back side of the welding pad covered by the matrix, an insulating layer, a second surface and a side wall of the matrix covered, and a first through hole formed on the insulating layer to cause a storm. Part of the back of the solder pad is exposed; the wiring layer is located on the insulating layer, and extends from the second side wall to the first through hole of the insulating layer, and extends outward to the side of the solder pad to electrically connect with part of the back of the solder pad exposed by the first through hole and the side of the solder pad; the soldering bump is formed on the second surface of the matrix and electrically connected with the re-wiring layer. By adopting the above technical scheme, the contact area between the rewiring layer and the welding pad can be increased, the connection reliability between the rewiring layer and the welding pad can be improved, and the packaging effect of the chip packaging structure can be guaranteed.
【技术实现步骤摘要】
一种芯片封装结构及芯片封装方法
本专利技术实施例涉及晶圆级芯片封装
,尤其涉及一种芯片封装结构及芯片封装方法。
技术介绍
电子设备的发展趋势是小型化以及便携化。决定电子设备小型化以及便携化一个主要因素是电子设备中芯片的封装设计。传统的芯片封装方法通常是采用引线键合(WireBonding)进行封装,但随着集成电路的飞速发展,较长的引线使得产品尺寸无法达到理想的要求,因此,晶圆级封装(WaferLevelPackage,WLP)逐渐取代引线键合封装成为一种较为常用的封装方法。晶圆级封装技术是对整片晶圆进行封装测试后再切割成单颗芯片的技术,封装后的芯片尺寸与裸片完全一致。晶圆级封装具有以下的优点:能够对多个晶圆同时加工,封装效率高;在切割前进行整片晶圆的测试,减少了封装中的测试过程,降低测试成本;封装芯片具有轻、小、短、薄的优势。现有的晶圆级封装方法中对芯片进行封装时,一般通过金属焊球实现芯片与外界电路的联系,金属焊球通过金属布线与芯片上的焊垫电连接,然后通过金属焊球与外界电路电连接。但是现有的晶圆级芯片封装结构中,金属布线与芯片上的焊垫连接可靠性不稳定,造成芯片封装效果较差。
技术实现思路
有鉴于此,本专利技术实施例提供一种芯片封装结构及芯片封装方法,以解决现有技术中芯片封装效果较差的技术问题。第一方面,本专利技术实施例提供了一种芯片封装结构,包括:基体,设置于所述基体的第一面的元件区和焊垫,所述焊垫位于所述元件区的外侧,且与所述元件区内的元件电连接,所述基体覆盖所述焊垫的部分背面;绝缘层,覆盖所述基体上与所述第一面相对的第二面,以及所述基体上连接所述第一 ...
【技术保护点】
1.一种芯片封装结构,其特征在于,包括:基体,设置于所述基体的第一面的元件区和焊垫,所述焊垫位于所述元件区的外侧,且与所述元件区内的元件电连接,所述基体覆盖所述焊垫的部分背面;绝缘层,覆盖所述基体上与所述第一面相对的第二面,以及所述基体上连接所述第一面和所述第二面的侧壁,所述绝缘层上形成有第一过孔以暴露出所述焊垫的部分背面;再布线层,位于所述绝缘层上,且由所述第二面沿所述侧壁延伸到所述绝缘层的第一过孔内,并向外延伸至所述焊垫的侧面,以与所述第一过孔暴露出的所述焊垫的部分背面和所述焊垫的侧面电连接;焊接凸起,形成在所述基体的第二面上,且与所述再布线层电连接。
【技术特征摘要】
1.一种芯片封装结构,其特征在于,包括:基体,设置于所述基体的第一面的元件区和焊垫,所述焊垫位于所述元件区的外侧,且与所述元件区内的元件电连接,所述基体覆盖所述焊垫的部分背面;绝缘层,覆盖所述基体上与所述第一面相对的第二面,以及所述基体上连接所述第一面和所述第二面的侧壁,所述绝缘层上形成有第一过孔以暴露出所述焊垫的部分背面;再布线层,位于所述绝缘层上,且由所述第二面沿所述侧壁延伸到所述绝缘层的第一过孔内,并向外延伸至所述焊垫的侧面,以与所述第一过孔暴露出的所述焊垫的部分背面和所述焊垫的侧面电连接;焊接凸起,形成在所述基体的第二面上,且与所述再布线层电连接。2.根据权利要求1所述的芯片封装结构,其特征在于,所述绝缘层包括有机聚合物层;或者,所述绝缘层包括有机聚合物层和氧化物绝缘层,且所述氧化物绝缘层位于临近所述基体一侧。3.根据权利要求1所述的芯片封装结构,其特征在于,所述侧壁与所述第一面之间的夹角呈锐角设置。4.根据权利要求1所述的芯片封装结构,其特征在于,所述焊垫的背面形成有钝化层,所述钝化层上形成有位于所述第一过孔下方的第二过孔,以使所述再布线层与所述第一过孔和第二过孔暴露出的所述焊垫的部分背面电连接。5.根据权利要求1所述的芯片封装结构,其特征在于,还包括辅助覆盖结构,贴合在所述基体的第一面上,且所述辅助覆盖结构至少覆盖所述基体的第一面的焊垫,所述再布线层延伸至所述辅助覆盖结构的侧面。6.根据权利要求5所述的芯片封装结构,其特征在于,所述辅助覆盖结构为覆盖在所述基体的第一面的加强层。7.根据权利要求5所述的芯片封装结构,其特征在于,所述辅助覆盖结构包括光学盖板和空腔壁,所述空腔壁设置在所述基体和所述光学盖板之间,且所述空腔壁与所述焊垫对应设置,所述空腔壁之间形成的空腔与所述元件区对应设置。8.根据权利要求5所述的芯片封装结构,其特征在于,所述焊垫的侧面和所述辅助覆盖结构的侧面所在的面与所述第一面的夹角为钝角。9.根据权利要求1所述的芯片封装结构,其特征在于,所述绝缘层延伸至所述焊垫的背面远离所述元件区的一侧,所述再布线层覆盖远离所述元件区一侧的绝缘层以延伸至所述焊垫的侧面。10.根据权利要求1所述的芯片封装结构,其特征在于,所述基体上连接所述第一面和所述第二面的侧壁具有台阶结构。11.根据权利要求10所述的芯片封装结构,其特征在于,所述基体包括覆盖所述焊垫的部分背面且靠近所述元件区的第一基体和覆盖所述焊垫的部分背面且远离所述元件区的第二基体,所述绝缘层延伸覆盖所述第二基体,所述再布线层覆盖远离所述元件区一侧的绝缘层和所述第二基体以延伸至所述焊垫的侧面。12.一种芯片封装方法,其特征在于,包括:提供一基体,所述基体的第一面设置有多个元件区和焊垫,所述焊垫围绕在每个所述元件区的外侧,且与围绕的所述元件区内的元件电连接;去除部分基体,以在相邻的元件区之间形成凹槽,所述基体仍覆盖所述焊垫的部分背面;形成绝缘层,所述绝缘层覆盖所述基体上与所述第一面相对的第二面,以及所述基体上连接所述第一面和所述第二面的侧壁,所述绝缘层上形成有第一过孔以暴露出所述焊垫的部分背面;形成再布线层,所述再布线层位于所述绝缘层上,且由所述第二面沿所述侧壁延伸到所述绝缘层的第一过孔内,并向外延伸至所述焊垫的侧面,以与所述第一过孔暴露出的所述焊垫的部分背面和所述焊垫的侧面电连接;在所述基体的第二面上形成焊接凸起,所述焊接凸起与所述再布线层电连...
【专利技术属性】
技术研发人员:王之奇,谢国梁,陈立行,
申请(专利权)人:苏州晶方半导体科技股份有限公司,
类型:发明
国别省市:江苏,32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。