一种沟槽型超结功率终端结构及其制备方法技术

一种沟槽型超结功率器件终端结构及其制备方法，属于功率半导体技术领域。本发明专利技术通过在终端区域设置绝缘介质沟槽以及在绝缘介质沟槽外围的外延层中设置与外延层掺杂类型相反的掺杂柱区，并使得绝缘介质沟槽区与主结区接触面的底端以及绝缘介质沟槽的底部尖端位于掺杂柱区内部，这样在形成超结结构的同时，掺杂柱区的包围会使得沟槽尖端处电势分布更加均匀，改善了尖端位置的局部电场集中现象；同时引入至绝缘介质沟槽区外围的PN结可使耗尽层边界进一步向器件体内扩展，由此提高了终端的耐压能力。另外，本发明专利技术提出的终端结构的制备方法与超结器件元胞区兼容，操作简单可控，有利于实现工业化生产。

【技术实现步骤摘要】
一种沟槽型超结功率终端结构及其制备方法
本专利技术属于功率半导体
，具体涉及一种沟槽型超结功率终端结构及其制备方法。
技术介绍
功率半导体器件是进行功率处理的半导体器件，其结合微电子技术与电力电子技术，构成了电力电子技术的基础和核心。功率器件的主要发展方向一直是沿着提高频率和提高功率两方面进行的。超结器件作为中高压领域的重要功率器件，其基本结构由交替排列的p柱和n柱组成，且p柱和n柱遵循电荷平衡的基本原理。超结结构的提出突破了单极型功率器件击穿电压与导通电阻之间2.5次方的“硅极限”关系，并由此成为了功率器件发展史的一个重大里程碑。超结功率器件是通过在漂移区中引入超结结构并以此来显著改善传统功率器件中击穿电压与导通电阻之间的折中关系。在器件阻断状态下，超结器件中p柱和n柱相互完全耗尽，漂移区纵向电场在横向电场的调制下趋于均匀分布。理论上超结器件的击穿电压(耐压能力)仅仅依赖于漂移区的厚度，而与漂移区掺杂浓度无关。因此可以适当提高漂移区的掺杂浓度从而有效降低器件的导通电阻。在实际应用过程中，由于pn结边缘的曲率效应会造成电场的局部集中，且工艺过程中器件表面可能引入氧化层电荷，而上述两者均会使器件实际的击穿电压低于理想平面pn结的击穿电压。因此，器件的终端结构设计一直是提高器件击穿电压和可靠性的关键技术。传统的高压终端结构包括场限环技术、场板技术、磨角终端技术等，其中，场限环技术通过减小主结处的表面电场来提高器件的击穿电压，制备工艺与元胞制作相兼容，不需要增加多余的工艺步骤，但是场限环结构的终端面积较大。于是Temple和R.Stengl等人相继提出了JTE(JunctionTerminationExtension)和VLD(VariedLateralDoping)终端结构，利用终端区所形成的可控渐变杂质分布区域，进而实现占用较小终端面积的同时获得较高的平面结击穿电压，使终端的击穿电压提高。然而，由于超结器件具有特殊的元胞结构和制造工艺，上述传统的高压功率器件终端结构无法适用于超结器件。目前应用较广泛的超结器件终端结构是与其元胞结构一样的，即采用多个等间距的p柱和n柱交替排列、相互耗尽来承受耐压。在处于阻断状态时，这种常规的超结终端表面会出现锯齿形的电场峰值，且任意一个峰值均可能因终端区掺杂柱的宽度、间距、浓度等工艺偏差而显著增大，导致器件终端表面发生击穿而损毁。另外，p柱和n柱交替排列形成的超结终端结构需要占用的较大的芯片面积，导致芯片的面积利用率降低。终端区沟槽结构的提出能够解决上述终端占用面积大的问题。图1示出了传统沟槽型终端，其通过在主结边缘处挖槽填充绝缘介质形成绝缘层(Dielectriclayer)，从而使耗尽层边界向器件体内以及终端外侧扩展，以此来承受较大的反向偏压。沟槽的深度和宽度通过合理设计，可以很大程度上减小终端的占用面积。但是，在主结与沟槽接触界面的底端以及沟槽底部靠近主结一侧的尖端处常常会出现局部电场集中的现象，导致传统沟槽型终端的击穿电压大大降低。
技术实现思路
鉴于上文所述，本专利技术针对常规超结器件终端占用面积大而沟槽型终端结构存在局部电场集中现象致使耐压能力欠佳的问题，提供一种高耐压能力的沟槽型超结功率器件结终端结构，通过在超结终端区域外延层中具有掺杂柱区形成的超结结构引入绝缘介质沟槽，使得绝缘介质沟槽与主结区接触面的底端和绝缘介质沟槽底部尖端位于掺杂柱中，由此在减小终端占用面积的同时改善尖端位置的局部电场集中现象，提高了终端耐压能力。另外本专利技术还提供了该终端结构的制备方法，制备工艺与超结器件元胞区兼容，且简单可控，有利于实现工业化生产。本专利技术的技术方案如下：一种沟槽型超结功率器件终端结构，包括第一导电类型半导体衬底1和位于第一导电类型半导体衬底1上表面的第一导电类型半导体外延层2；所述第一导电类型半导体外延层2顶层一端设置有第二导电类型半导体主结区3，其另一端设置有第一导电类型半导体截止环4；其特征在于：所述第二导电类型半导体主结区3与第一导电类型半导体截止环4之间的第一导电类型半导体外延层2顶层设置有绝缘介质沟槽区6，其上表面与终端表面平齐；绝缘介质沟槽区6的一侧与第二导电类型半导体主结区3相接触；绝缘介质沟槽区6的两侧及底部设置有若干个相互独立的第二导电类型半导体掺杂柱区5，使得绝缘介质沟槽区6与第二导电类型半导体主结区3接触面的底端以及绝缘介质沟槽靠近器件有源区的底部尖端设置在第二导电类型半导体掺杂柱区5的内部；若干个第二导电类型半导体掺杂柱区5自第二导电类型半导体主结区3至第一导电类型半导体截止环4方向依次排列且与第一导电类型半导体截止环4相隔离，任意两个相邻第二导电类型半导体掺杂柱区5通过第一导电类型半导体外延层2相隔离形成超结结构。进一步的，绝缘介质沟槽区6具体是通过在沟槽中填充绝缘介质层形成。进一步的，若干个第二导电类型半导体掺杂柱区5的深度可以相同，也可以不同。进一步的，绝缘介质沟槽区6的侧壁与终端表面所成夹角小于或者等于90度。进一步地，本专利技术中第一导电类型半导体为N型半导体，第二导电类型半导体为P型半导体，使得所述终端结构用于N沟道超结器件；或者第一导电类型半导体为P型半导体，第二导电类型半导体为N型半导体，使得所述终端结构用于P沟道超结器件。本专利技术提供一种沟槽型超结功率器件终端结构的制备方法，其特征在于，包括如下步骤：采用挖槽填充或多步外延后离子注入，在第一导电类型半导体衬底1形成终端区超结结构，在终端区的表面基于掩模版和反应离子刻蚀技术形成沟槽，然后在沟槽内填充绝缘介质材料形成绝缘介质沟槽6，并对器件表面进行平坦化处理；接着在第一导电类型半导体外延层2的顶层一侧形成与绝缘介质沟槽6相接触的第二导电类型半导体主结区3、在第一导电类型半导体外延层2的顶层另一侧形成与绝缘介质沟槽6相隔离的第一导电类型半导体截止环4，至此完成该终端结构的制备。相比现有技术，本专利技术的有益效果是：本专利技术通过在超结结构的终端区域内部设置绝缘介质沟槽以及在绝缘介质沟槽两侧及底部的外延层中设置与外延层掺杂类型相反的掺杂柱区，并使得绝缘介质沟槽区与主结区接触面的底端以及绝缘介质沟槽的底部尖端位于掺杂柱区内部，这样在形成超结结构的同时，掺杂柱区的包围会使得沟槽尖端处电势分布更加均匀，改善了尖端位置的局部电场集中现象；同时引入至绝缘介质沟槽区外围的PN结可使耗尽层边界进一步向器件体内扩展，由此提高了终端的耐压能力。另外，本专利技术提出的终端结构的制备方法与超结器件元胞区兼容，操作简单可控，有利于实现工业化生产。附图说明图1是传统沟槽型的终端结构示意图；图2是本专利技术实施例1提供的一种沟槽型超结终端结构示意图；图3是本专利技术实施例2提供的一种沟槽型超结终端结构示意图；图4是本专利技术实施例3提供的一种沟槽型超结终端结构示意图；图5是本专利技术的沟槽型超结终端结构在超结平面栅器件中的应用实例；图6至图11是本专利技术实施例5提供的一种沟槽型超结终端结构的工艺制造流程示意图；图中，1为第一导电类型半导体衬底，2为第一导电类型半导体外延层，3为第二导电类型半导体主结区，4为第一导电类型半导体截止环，51为第二导电类型半导体掺杂柱区一，52为第二导电类型半导体掺杂柱区二，53为第二导电类型半导体掺杂柱区三，5本文档来自技高网...

【技术保护点】
1.一种沟槽型超结功率器件终端结构，包括第一导电类型半导体衬底(1)和位于第一导电类型半导体衬底(1)上表面的第一导电类型半导体外延层(2)；所述第一导电类型半导体外延层(2)顶层一端设置有第二导电类型半导体主结区(3)，其另一端设置有第一导电类型半导体截止环(4)；其特征在于：所述第二导电类型半导体主结区(3)与第一导电类型半导体截止环(4)之间的第一导电类型半导体外延层(2)顶层设置有绝缘介质沟槽区(6)，其上表面与终端表面平齐；绝缘介质沟槽区(6)的一侧与第二导电类型半导体主结区(3)相接触；绝缘介质沟槽区(6)的两侧及底部设置有若干个相互独立的第二导电类型半导体掺杂柱区(5)，使得绝缘介质沟槽区(6)与第二导电类型半导体主结区(3)接触面的底端以及绝缘介质沟槽靠近器件有源区的底部尖端设置在第二导电类型半导体掺杂柱区(5)的内部；若干个第二导电类型半导体掺杂柱区(5)自第二导电类型半导体主结区(3)至第一导电类型半导体截止环(4)方向依次排列且与第一导电类型半导体截止环(4)相隔离，任意两个相邻第二导电类型半导体掺杂柱区(5)通过第一导电类型半导体外延层(2)相隔离形成超结结构。

【技术特征摘要】
1.一种沟槽型超结功率器件终端结构，包括第一导电类型半导体衬底(1)和位于第一导电类型半导体衬底(1)上表面的第一导电类型半导体外延层(2)；所述第一导电类型半导体外延层(2)顶层一端设置有第二导电类型半导体主结区(3)，其另一端设置有第一导电类型半导体截止环(4)；其特征在于：所述第二导电类型半导体主结区(3)与第一导电类型半导体截止环(4)之间的第一导电类型半导体外延层(2)顶层设置有绝缘介质沟槽区(6)，其上表面与终端表面平齐；绝缘介质沟槽区(6)的一侧与第二导电类型半导体主结区(3)相接触；绝缘介质沟槽区(6)的两侧及底部设置有若干个相互独立的第二导电类型半导体掺杂柱区(5)，使得绝缘介质沟槽区(6)与第二导电类型半导体主结区(3)接触面的底端以及绝缘介质沟槽靠近器件有源区的底部尖端设置在第二导电类型半导体掺杂柱区(5)的内部；若干个第二导电类型半导体掺杂柱区(5)自第二导电类型半导体主结区(3)至第一导电类型半导体截止环(4)方向依次排列且与第一导电类型半导体截止环(4)相隔离，任意两个相邻第二导电类型半导体掺杂柱区(5)通过第一导电类型半导体外延层(2)相隔离形成超结结构。2.根据权利要求1所述的一种沟槽型超结功率器件终端结构，其特征在于，所述绝缘介质沟槽区(6)具体是通过在沟槽中填充绝缘介质层形成。3.根据权利要求1所述的一种沟槽型超结功率器件终端结构，其特征在于，所述绝缘介质沟槽区(6...

【专利技术属性】
技术研发人员：任敏，何文静，宋炳炎，李泽宏，高巍，张金平，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51