薄膜晶体管、阵列基板以及显示装置制造方法及图纸

本发明专利技术公开了一种薄膜晶体管，其包括依次形成在衬底上栅电极、栅极绝缘层、有源层以及源电极和漏电极，所述源电极连接至所述有源层的第一端，所述漏电极连接至所述有源层的第二端，所述源电极和漏电极分别包括与所述栅电极相互重叠的第一区域和位于所述第一区域之外的第二区域，其中，所述源电极和漏电极中，至少所述第一区域形成有镂空图案，以减小所述源电极和漏电极与所述栅电极的正对面积。本发明专利技术还公开了包含如上所述薄膜晶体管的阵列基板和显示装置。如上所提供的薄膜晶体管，其可以减小源/漏电极与栅电极的正对面积，降低寄生电容，提升器件的性能。

【技术实现步骤摘要】
薄膜晶体管、阵列基板以及显示装置
本专利技术涉及显示器
,尤其涉及一种薄膜晶体管，包含该薄膜晶体管的阵列基板以及显示装置。
技术介绍
平板显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平板显示装置主要包括液晶显示装置(LiquidCrystalDisplay，LCD)及有机电致发光显示装置(OrganicLightEmittingDisplay，OLED)。薄膜晶体管(ThinFilmTransistor，TFT)是平板显示装置的重要组成部分，可形成在玻璃基板或塑料基板上，通常作为开关装置和驱动装置用在诸如LCD、OLED。图1为现有薄膜晶体管的俯视示意图，图2为如图1所示的薄膜晶体管沿A-A线的剖面示意图。该薄膜晶体管包括衬底1、设置于衬底1上的栅电极2、覆设于栅电极2上的栅极绝缘层3、栅极绝缘层3上的有源层4以及设置于有源层4上的源电极5和漏电极6，源电极5和漏电极6与栅电极2分别具有相互重叠的区域，从而在该区域形成寄生电容。在显示装置的像素结构中，当扫描线提供栅极电压控制薄膜晶体管导通时，数据线提供的信号将像素电极充电至像素电压，当栅极电压控制薄膜晶体管截止时，像素电压被存储。然而，栅极电压的变化会通过栅电极与源/漏电极之间的寄生电容使得像素电极产生跳变电压，且跳变电压的大小与寄生电容的电容值成正比。因此，薄膜晶体管截止后，跳变电压会使实际像素电压小于薄膜晶体管导通时的充电电压，从而导致显示效果变差。如何降低栅电极与源/漏电极之间的寄生电容是需要解决的问题。
技术实现思路
有鉴于此，本专利技术提供了一种薄膜晶体管，其能够降低栅电极与源/漏电极之间的寄生电容。为了实现上述目的，本专利技术采用了如下的技术方案：一种薄膜晶体管，包括依次形成在衬底上栅电极、栅极绝缘层、有源层以及源电极和漏电极，所述源电极连接至所述有源层的第一端，所述漏电极连接至所述有源层的第二端，所述源电极和漏电极分别包括与所述栅电极相互重叠的第一区域和位于所述第一区域之外的第二区域，其中，所述源电极和漏电极中，至少所述第一区域形成有镂空图案，以减小所述源电极和漏电极与所述栅电极的正对面积。具体地，所述镂空图案的形状为多边形、圆形、椭圆形或其他不规则图形；其中，所述镂空图案是通过光罩工艺制备形成于所述源电极和漏电极中。具体地，所述镂空图案的在沿所述栅电极的长度方向上的宽度为1～10μm。具体地，所述源电极和漏电极中，所述第一区域和所述第二区域均形成有所述镂空图案。具体地，所述源电极和漏电极的第一区域为梳状结构，所述梳状结构的梳齿部连接到所述有源层，相邻两个梳齿部之间的间隙形成为所述镂空图案。具体地，所述梳齿部的线宽为1～5μm，相邻两个梳齿部之间的间距为1～10μm。具体地，所述源电极和漏电极分别包括多个依次间隔排列的横向分支和多个依次间隔排列的纵向分支，所述多个横向分支和多个纵向分支纵横交错，在所述第一区域和所述第二区域分别限定出所述镂空图案。具体地，所述横向分支的线宽为1～5μm，相邻两个横向分支之间的间距为1～10μm；所述纵向分支的线宽为1～5μm，相邻两个纵向分支之间的间距为1～10μm。本专利技术还提供了一种阵列基板，其包括形成在衬底基板上的薄膜晶体管和像素电极，所述像素电极与所述薄膜晶体管电性连接，其中，所述薄膜晶体管为如上所述的薄膜晶体管。本专利技术的另一方面是提供一种显示装置，其包括如上所述的阵列基板。本专利技术实施例中提供的薄膜晶体管，通过在源电极和漏电极与栅电极相互重叠的区域形成镂空图案，减小了源/漏电极与栅电极的正对面积，从而降低了栅电极与源/漏电极之间的寄生电容，提升了器件的性能。该薄膜晶体管结构应用于平板显示装置的阵列基板中，有利于提高显示品质。附图说明图1是现有的薄膜晶体管的俯视结构示意图；图2是如图1所示的薄膜晶体管沿A-A线的剖面示意图；图3是本专利技术实施例1提供的薄膜晶体管的俯视结构示意图；图4是如图3所示的薄膜晶体管沿B-B线的剖面示意图；图5是本专利技术实施例1中的源/漏电极的俯视结构示意图；图6是本专利技术实施例2提供的薄膜晶体管的俯视结构示意图；图7是本专利技术实施例3提供的薄膜晶体管的俯视结构示意图；图8是本专利技术实施例3中的源/漏电极的俯视结构示意图；图9是本专利技术实施例4提供的薄膜晶体管的俯视结构示意图；图10是本专利技术实施例4中的源/漏电极的俯视结构示意图；图11是本专利技术实施例5提供的阵列基板的结构示意图；图12是本专利技术实施例5提供的显示装置的结构示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面结合附图对本专利技术的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本专利技术的实施方式仅仅是示例性的，并且本专利技术并不限于这些实施方式。在此，还需要说明的是，为了避免因不必要的细节而模糊了本专利技术，在附图中仅仅示出了与根据本专利技术的方案密切相关的结构和/或处理步骤，而省略了与本专利技术关系不大的其他细节。实施例1本实施例提供了一种薄膜晶体管，参阅图3至图5，所述薄膜晶体管包括衬底1、设置于衬底1上的栅电极2、覆设于栅电极2上的栅极绝缘层3、设置于栅极绝缘层3上的有源层4以及源电极5a和漏电极5b。所述源电极5a和漏电极5b位于同一结构层中并且相互间隔设置，所述源电极5a连接至所述有源层4的第一端，所述漏电极5b连接至所述有源层4的第二端。其中，所述源电极5a和漏电极5b分别包括与所述栅电极2相互重叠的第一区域51和位于所述第一区域51之外的第二区域52。所述源电极5a和漏电极5b的第一区域51形成有镂空图案7，在所述镂空图案7的位置暴露出所述有源层4。通过在源电极5a和漏电极5b与栅电极2相互重叠的第一区域51形成镂空图案7，减小了源/漏电极5a、5b与栅电极2的正对面积，从而降低了栅电极2与源/漏电极5a、5b之间的寄生电容，提升了器件的性能。该薄膜晶体管结构应用于平板显示装置中的开关晶体管时，由于寄生电容较小，薄膜晶体管的栅电极2上的栅极电压的跳变对像素电压的影响也较小，相比于现有技术中的薄膜晶体管，其有利于提高显示品质。本实施例中，如图3和图5所示，所述源电极5a和漏电极5b的第一区域51中设置有多个镂空图案7，所述镂空图案7的形状为四边形。需要说明的是，在另外的一些实施例中，所述镂空图案7的形状也可以设置为其他的多边形图案，例如是三角形、五边形等，还可以是设置为圆形或椭圆形或其他不规则图形。其中，为了使得所述源电极5a和漏电极5b具有更好的导电性能，所述镂空图案7的形状优选设置为规则图形，并且多个所述镂空图案7在所述第一区域51中均匀排布。薄膜晶体管的电流特性公式如下：以上公式中，Id为薄膜晶体管的漏极电流，Cox为薄膜晶体管的单位面积的栅极电容，为薄膜晶体管的沟道区的宽长比，μfe为薄膜晶体管的载流子迁移率，VG为薄膜晶体管的栅极电压，Vth为薄膜晶体管的阈值电压，Vd薄膜晶体管的漏极电压。从以上公式可以看出，薄膜晶体管的漏极电流Id与源/漏电极和有源层之间的连接面积大小并没有直接的联系。因此，以上实施例提供的薄膜晶体管，在源电极5a和漏电极5b的第一区域51形成镂空图案7之后，虽然其与有源层4的接触面积减小，但是这样的改变对薄膜晶体管的电本文档来自技高网...

【技术保护点】
1.一种薄膜晶体管，包括依次形成在衬底上栅电极、栅极绝缘层、有源层以及源电极和漏电极，所述源电极连接至所述有源层的第一端，所述漏电极连接至所述有源层的第二端，所述源电极和漏电极分别包括与所述栅电极相互重叠的第一区域和位于所述第一区域之外的第二区域，其特征在于，所述源电极和漏电极中，至少所述第一区域形成有镂空图案，以减小所述源电极和漏电极与所述栅电极的正对面积。

【技术特征摘要】
1.一种薄膜晶体管，包括依次形成在衬底上栅电极、栅极绝缘层、有源层以及源电极和漏电极，所述源电极连接至所述有源层的第一端，所述漏电极连接至所述有源层的第二端，所述源电极和漏电极分别包括与所述栅电极相互重叠的第一区域和位于所述第一区域之外的第二区域，其特征在于，所述源电极和漏电极中，至少所述第一区域形成有镂空图案，以减小所述源电极和漏电极与所述栅电极的正对面积。2.根据权利要求1所述的薄膜晶体管，其特征在于，所述镂空图案的形状为多边形、圆形、椭圆形或其他不规则图形；其中，所述镂空图案是通过光罩工艺制备形成于所述源电极和漏电极中。3.根据权利要求2所述的薄膜晶体管，其特征在于，所述镂空图案的在沿所述栅电极的长度方向上的宽度为1～10μm。4.根据权利要求1-3任一所述的薄膜晶体管，其特征在于，所述源电极和漏电极中，所述第一区域和所述第二区域均形成有所述镂空图案。5.根据权利要求1所述的薄膜晶体管，其特征在于，所述源电极和漏电极的第一区域为梳状...

【专利技术属性】
技术研发人员：罗传宝，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东,44