A metastable detection circuit suitable for comparators belongs to the field of analog integrated circuit technology. Including asynchronous logic module, metastable detection module and metastable marker bit generation module, asynchronous logic module is used to generate comparator logic signal, metastable detection module is used to generate the first output signal, when the first output signal is 1, the comparator does not appear metastable state, when the first output signal is 0, the comparator may appear metastable state. The log generation module further detects whether the comparator really has metastable state. When the second output signal of the metastable signal generation module is 1, the metastable state is true. When the second output signal is 0, the metastable state is not true. The invention is used to detect whether the comparator has metastable state or not, to avoid the situation that the comparator takes too long or makes errors, and can be applied to high-speed and high-precision SAR ADC circuits.
【技术实现步骤摘要】
一种适用于比较器的亚稳态检测电路
本专利技术属于模拟集成电路
，涉及一种适用于比较器的亚稳态检测电路，具体涉及一种应用于逐次逼近型模数转换器(SARADC)中比较器的亚稳态检测电路。
技术介绍
逐次逼近型模数转换器(SARADC)核心结构主要包括：数字模拟转换器DAC、比较器、逻辑电路和控制电路，SARADC的工作原理是基于二进制搜索算法。输入信号经采样保持后，在DAC输出端得到相应电压值，电压值通过比较器进行第一次比较，由比较结果确定SARADC的第一位输出码字，同时该结果改变DAC的输出电压值，以供下一次比较器比较，此过程排除了不可能的部分，减小此后的搜索范围。N位的SARADC经过N次比较即得到N位输出码，完成对一个模拟电压量化的过程。对于高速高精度的SARADC而言，比较器的速度和精度对整个SARADC的影响至关重要，当DAC输出端电压很小，也即比较器输入端电压非常接近时，比较器需要很长的时间才能输出比较结果，更严重时会出现比较出错的情况。而这种比较器两个输入端的输入电压非常接近，以至于比较器需要很长的时间才能输出比较结果的情况称之为比较器出现了亚稳...
【技术保护点】
1.一种适用于比较器的亚稳态检测电路，其特征在于，包括异步逻辑模块、亚稳态检测模块和亚稳态标志位产生模块，所述异步逻辑模块包括第一二路选择器、第二二路选择器、第一或非门、第一延时单元和第一缓冲器，所述第一二路选择器的第一输入端连接所述比较器的第一输出端，其第二输入端连接PN码，其输出端连接第一或非门的第一输入端；所述第二二路选择器的第一输入端连接所述比较器的第二输出端，其第二输入端连接所述PN码的反相信号，其输出端连接第一或非门的第二输入端；第一或非门的第三输入端连接所述比较器的复位信号，其输出端依次通过所述第一延时单元和第一缓冲器后产生比较器时钟信号连接所述比较器的时钟端...
【技术特征摘要】
1.一种适用于比较器的亚稳态检测电路，其特征在于，包括异步逻辑模块、亚稳态检测模块和亚稳态标志位产生模块，所述异步逻辑模块包括第一二路选择器、第二二路选择器、第一或非门、第一延时单元和第一缓冲器，所述第一二路选择器的第一输入端连接所述比较器的第一输出端，其第二输入端连接PN码，其输出端连接第一或非门的第一输入端；所述第二二路选择器的第一输入端连接所述比较器的第二输出端，其第二输入端连接所述PN码的反相信号，其输出端连接第一或非门的第二输入端；第一或非门的第三输入端连接所述比较器的复位信号，其输出端依次通过所述第一延时单元和第一缓冲器后产生比较器时钟信号连接所述比较器的时钟端；所述亚稳态检测模块包括第二延时单元、第二或非门和第一D触发器，第二或非门的两个输入端分别连接所述比较器的第一输出端和第二输出端，其输出端连接第一D触发器的数据输入端；第一D触发器的时钟端连接所述比较器时钟信号经过第二延时单元后的信号，其复位端连接所述比较器时钟信号，其负向输出端输出第一输出信号；所述第一输出信号的反相信号连接所述第一二路选择器和第二二路选择器的选择端；所述亚稳态标志位产生模块包括第二D触发器、第三D触发器、第四或非门、第三延时单元和与门，第二D触...
【专利技术属性】
技术研发人员：唐鹤，何生生，彭传伟，李泽宇，张浩松，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。