A three-dimensional semiconductor memory device is disclosed, comprising a first channel group to a third channel group arranged in the first direction on a substrate. The first channel group to the third channel group are separated from each other along the second direction on the substrate. Each of the first channel group to the third channel group includes a plurality of vertical channels extending in the third direction perpendicular to the top surface of the substrate. The first channel group and the second channel group are adjacent to each other in the second direction and separated by the first distance in the second direction. The second channel group and the third channel group are adjacent to each other in the second direction and separated by a second distance less than the first distance.
【技术实现步骤摘要】
三维半导体存储器装置相关申请的交叉引用本申请要求于2017年6月27日提交的韩国专利申请No.10-2017-0080913的优先权，该申请的公开以引用方式全文并入本文中。
本公开涉及三维半导体存储器装置，并且更具体地说，涉及集成度提高的三维半导体存储器装置。
技术介绍
正在努力增加半导体装置的集成度。由于半导体装置的集成度是确定产品价格的一个重要因素，因此特别且越来越需要高集成度。二维或平面半导体装置的集成度主要基于其单位存储器单元占用的面积，因此精细图案的大小是一个因素。然而，需要非常昂贵的加工设备来生产精细图案，这对增加二维或平面半导体装置的集成度造成了实际限制。因此，已经提出了具有三维排列的存储器单元的三维半导体存储器装置。
技术实现思路
本专利技术构思的一些示例实施例提供了具有提高的集成度的三维半导体存储器装置。本专利技术构思的特征和/或效果不限于上述这些，本领域技术人员将从下面的描述中清楚地理解上面未提及的其它特征和/或效果。根据本专利技术构思的一些示例实施例，一种三维半导体存储器装置可包括衬底以及各自在衬底上在第一方向上排列的第一沟道组、第二沟道组和第三...
【技术保护点】
1.一种三维半导体存储器装置，包括：衬底；以及第一沟道组、第二沟道组和第三沟道组，它们各自在衬底上在第一方向上排列，所述第一沟道组至所述第三沟道组沿着与所述第一方向交叉的第二方向在所述衬底上彼此间隔开，所述第一沟道组、所述第二沟道组和所述第三沟道组中的每一个包括在垂直于所述衬底的顶表面的第三方向上延伸的多个竖直沟道，所述第一沟道组和所述第二沟道组在所述第二方向上彼此邻近，并且在所述第二方向上以第一距离间隔开，并且所述第二沟道组和所述第三沟道组在所述第二方向上彼此邻近，并且在所述第二方向上以小于所述第一距离的第二距离间隔开。
【技术特征摘要】
2017.06.27 KR 10-2017-00809131.一种三维半导体存储器装置，包括：衬底；以及第一沟道组、第二沟道组和第三沟道组，它们各自在衬底上在第一方向上排列，所述第一沟道组至所述第三沟道组沿着与所述第一方向交叉的第二方向在所述衬底上彼此间隔开，所述第一沟道组、所述第二沟道组和所述第三沟道组中的每一个包括在垂直于所述衬底的顶表面的第三方向上延伸的多个竖直沟道，所述第一沟道组和所述第二沟道组在所述第二方向上彼此邻近，并且在所述第二方向上以第一距离间隔开，并且所述第二沟道组和所述第三沟道组在所述第二方向上彼此邻近，并且在所述第二方向上以小于所述第一距离的第二距离间隔开。2.根据权利要求1所述的三维半导体存储器装置，还包括：第一电极结构、第二电极结构和第三电极结构，它们沿着所述第一方向延伸，并且沿着所述第二方向彼此间隔开，其中所述第一电极结构、所述第二电极结构和所述第三电极结构中的每一个包括沿着所述第三方向堆叠在彼此的顶部上的多个电极，并且所述第一沟道组的竖直沟道、所述第二沟道组的竖直沟道和所述第三沟道组的竖直沟道分别穿过所述第一电极结构、所述第二电极结构和所述第三电极结构。3.根据权利要求2所述的三维半导体存储器装置，其中，所述第一电极结构、所述第二电极结构和所述第三电极结构沿着所述第二方向以相等距离间隔开。4.根据权利要求2所述的三维半导体存储器装置，其中，所述第一电极结构、所述第二电极结构和所述第三电极结构在所述第二方向上具有实质上相同的宽度。5.根据权利要求2所述的三维半导体存储器装置，还包括：所述第一电极结构上的第一上电极结构，所述第一上电极结构包括沿着所述第三方向堆叠的多个上电极；以及多个上竖直沟道，它们穿过所述第一上电极结构并且对应地连接至穿过所述第一电极结构的竖直沟道，其中所述多个上竖直沟道中的邻近的各个上竖直沟道的上部之间的距离小于穿过所述第一电极结构的邻近的各个竖直沟道的上部之间的距离。6.根据权利要求5所述的三维半导体存储器装置，其中，所述第一电极结构和所述第一上电极结构在所述第二方向上具有实质上相同的宽度，所述竖直沟道之一同与其邻近的第一电极结构的第一侧壁以第一水平距离间隔开，并且所述上竖直沟道之一同与其邻近的第一上电极结构的第一侧壁以第二水平距离间隔开，并且所述第二水平距离与所述第一水平距离不同。7.根据权利要求1所述的三维半导体存储器装置，其中，所述竖直沟道包括沿着所述第二方向按次序排列的第一竖直沟道、第二竖直沟道和第三竖直沟道，第一竖直沟道的下部、第二竖直沟道的下部和第三竖直沟道的下部以第一下距离彼此间隔开，并且所述第一竖直沟道的上部和所述第二竖直沟道的上部以第一上距离间隔开，所述第二竖直沟道的上部和所述第三竖直沟道的上部以小于所述第一上距离的第二上距离间隔开，并且所述第一上距离和所述第二上距离小于所述第一下距离。8.根据权利要求1所述的三维半导体存储器装置，还包括：多个第三沟道组，其中，所述衬底包括第一边缘区、第二边缘区和所述第一边缘区与所述第二边缘区之间的中心区，所述第一沟道组和所述第二沟道组设置在所述第一边缘区和所述第二边缘区中的每一个上，并且所述多个第三沟道组包括所述第三沟道组并且位于所述中心区上，所述多个第三沟道组以小于所述第二距离的第三距离彼此间隔开。9.根据权利要求8所述的三维半导体存储器装置，其中，所述多个第三沟道组中的每一个包括多个第三竖直沟道，所述多个第三沟道组沿着所述第一方向排列，并且所述第一沟道组包括在相对于所述第一方向和所述第二方向的斜线方向上排列的多个第一竖直沟道。10.根据权利要求1所述的三维半导体存储器装置，还包括：所述衬底上的电极结构，其中所述电极结构在所述衬底上沿着所述第二方向延伸，所述电极结构包括沿着所述第三方向堆叠的多个电极，并且所述第一沟道组的竖直沟道、所述第二沟道组的竖直沟道和所述第三沟道组的竖直沟道共同地穿过所述电极结构。11.根据权利要求1所述的三维半导体存储器装置，还包括：所述衬底上的上电极结构；以及分别位于...
【专利技术属性】
技术研发人员：尹壮根，黄盛珉，任峻成，具教一，赵厚成，金善煐，柳铁，尹在璇，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。