载体及采用该载体的芯片封装结构制造技术

本发明专利技术提供一种载体及采用该载体的芯片封装结构，所述载体包括至少一基岛，每一所述基岛包括一芯片区及设置在所述芯片区四周的锁膜区，所述芯片区用于放置芯片，所述锁膜区上设置有至少一凸起，所述凸起环绕所述芯片区，形成至少一个闭合图形，每一所述凸起的侧壁设置有至少一耳部。本发明专利技术的优点在于，本发明专利技术载体在所述基岛的非芯片区，即在所述基岛的锁模区，设置多个具有耳部的凸起，在后续封装后，所述凸起能够有效锁住塑封体，进而避免芯片与载体分离。

Carrier and Chip Packaging Structure Using the Carrier

The invention provides a carrier and a chip encapsulation structure using the carrier. The carrier comprises at least one base island, each base island includes a chip area and a locking area arranged around the chip area. The chip area is used for placing a chip. The locking area is provided with at least one bump, which surrounds the chip area and forms at least one closed pattern, each of which has at least one closed pattern. The convex side wall is provided with at least one ear. The advantages of the invention are that the carrier in the non-chip area of the base island, i.e. the mode-locking area of the base island, is provided with a plurality of protrusions with ears, which can effectively lock the plastic seal body after subsequent packaging, thereby avoiding the separation of the chip and the carrier.

【技术实现步骤摘要】
载体及采用该载体的芯片封装结构
本专利技术涉及半导体封装领域，尤其涉及一种载体及采用该载体的芯片封装结构。
技术介绍
在半导体封装领域，塑封采用的封装材料种类较多，且不同材料本身的物理特性有差异，尤其是热膨胀系数具有明显的差异。对于体积较大的封装结构，其芯片本身的尺寸通常较大，加之基岛的尺寸还要大于芯片的尺寸，那么，在芯片塑封后的严格的工作环境或测试中，封装结构容易出现芯片与框架或基岛的分层脱离，严重影响产品的性能和产品的有效使用。因此，发展一种不易分层的芯片封装结构具有重大意义。
技术实现思路
本专利技术所要解决的技术问题是，提供一种载体及采用该载体的芯片封装结构，其能够避免芯片与载体分离。为了解决上述问题，本专利技术提供了一种载体，包括至少一基岛，每一所述基岛包括一芯片区及设置在所述芯片区四周的锁膜区，所述芯片区用于放置芯片，所述锁膜区上设置有至少一凸起，所述凸起环绕所述芯片区，形成至少一个闭合图形，每一所述凸起的侧壁设置有至少一耳部。在一实施例中，所述芯片区包括多个子芯片区，每一子芯片区周围均设置有锁膜区。在一实施例中，所述凸起环绕所述芯片区形成至少一连续的闭合的环框。在一实施例中，所述凸起环绕所述芯片区形成至少一断续的闭合的环框。在一实施例中，所述凸起环绕所述芯片区，形成多层闭合图形。在一实施例中，所述凸起对称的侧壁分别设置有所述耳部。在一实施例中，所述耳部设置在所述凸起的侧壁的端部。本专利技术还提供一种芯片封装结构，包括一上述的载体、至少一芯片及塑封所述载体及所述芯片的塑封体，所述芯片放置在所述芯片区，所述塑封体包覆所述凸起。本专利技术的优点在于，本专利技术载体在所述基岛的非芯片区，即在所述基岛的锁模区，设置多个具有耳部的凸起，在后续封装后，所述凸起能够有效锁住塑封体，进而避免芯片与载体分离。附图说明图1是本专利技术载体的基岛的俯视结构示意图；图2是本专利技术载体的基岛的侧视结构示意图；图3是本专利技术载体的另一实施例的基岛的俯视结构示意图；图4是本专利技术载体的另一实施例的基岛的俯视结构示意图；图5是本专利技术芯片封装结构的一实施例的基岛位置的侧视结构示意图。具体实施方式下面结合附图对本专利技术提供的载体及采用该载体的芯片封装结构的具体实施方式做详细说明。图1是本专利技术载体的基岛的俯视结构示意图，图2是本专利技术载体的基岛的侧视结构示意图。请参阅图1及图2，本专利技术载体1包括至少一基岛10。为了清楚描述本专利技术的技术方案，在本实施例中示意地绘示一个基岛10，在其他实施例中，所述载体1可以具有多个基岛10。其中，所述载体还包括引脚(附图中未绘示)，所述引脚为常规结构，本文不再赘述。所述载体1的类型包括但不限于引线框架及基板等结构，例如，现有的小尺寸封装常用的引线框架及大尺寸封装常用的基板等。每一所述基岛10包括一芯片区A及设置在所述芯片区A四周的锁膜区B。所述芯片区A用于放置芯片，所述锁膜区B包围所述芯片区A。在本实施例中，请参阅图1，所述芯片区A由一个子芯片区构成。图3是本专利技术载体框架的另一实施例的基岛的俯视结构示意图，请参阅图3，在该实施例中，所述芯片区A包括多个子芯片区A1，每一子芯片区A1周围均设置有锁膜区B。请继续参阅图1及图2，所述锁膜区B上设置有至少一凸起11。所述凸起11环绕所述芯片区A，形成至少一个闭合图形。则在图3所示实施例中，所述凸起11环绕所述子芯片区A1，形成至少一个闭合图形。所述闭合图形指的是凸起11首尾相接形成连续的闭合图形，或者所述凸起11依序排列形成断续的闭合图形。如图1所示，所述凸起11环绕所述芯片区A形成三个连续的闭合的环框，如图4所示，所述凸起11环绕所述芯片区A形成三个断续的闭合的环框。所述凸起11环绕所述芯片区A，形成一层或多层闭合图形，如图1及图4所示，均是形成三层闭合图形，本专利技术对所述凸起11形成的环框的数量不限制，在其他实施例中，所述凸起11环绕所述芯片区A也可以形成其他数量的环框。所述凸起11的截面的形状本专利技术不进行限定，包括但不限于长方形、正方形、梯形等。其中，所述锁模区B的面积可根据所述芯片区A的面积的大小而定，例如，在基岛10面积一定的情况下，若所述载体需要放置的芯片的面积大，则在所述基岛10上，芯片区A的面积大，那么所述锁模区B的面积相应减小，若所述载体需要放置的芯片的面积小，则在所述基岛10上，芯片区A的面积小，那么所述锁模区B的面积相应增大。请继续参阅图2，在每一所述凸起11的侧壁设置有至少一耳部12。所述耳部12凸出于所述凸起11的侧壁。在图2所示实施例中，所述凸起11对称的侧壁分别设置有所述耳部12，所述耳部2设置在所述凸起11的侧壁的端部，形成类T型结构。在本专利技术其他实施例中，所述耳部12也可以设置在所述凸起11的侧壁的中部，所述耳部12下表面距离所述基岛10的上表面具有一距离即可。另外，在其他实施例中，所述耳部12可对称设置或不对称设置。本专利技术载体在所述基岛10的非芯片区，即在所述基岛10的锁模区，设置多个具有耳部12的凸起11，在后续封装后，所述凸起11能够有效锁住塑封体，进而避免芯片与载体分离。本专利技术还提供一种芯片封装结构。图5是本专利技术芯片封装结构的一实施例的基岛位置的侧视结构示意图。请参阅图5，所述芯片封装结构4包括一上述的载体1、至少一芯片2及塑封所述载体1及所述芯片2的塑封体3，所述芯片2放置在所述芯片区A，所述塑封体3包覆所述凸起11。其中，所述凸起11利用其耳部12锁住所述塑封体3，使得所述塑封体3不易与基岛10分离，进而避免被所述塑封体3包覆的芯片2与基岛10分离。以上所述仅是本专利技术的优选实施方式，应当指出，对于本
的普通技术人员，在不脱离本专利技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本专利技术的保护范围。本文档来自技高网...

【技术保护点】
1.一种载体，其特征在于，包括至少一基岛，每一所述基岛包括一芯片区及设置在所述芯片区四周的锁膜区，所述芯片区用于放置芯片，所述锁膜区上设置有至少一凸起，所述凸起环绕所述芯片区，形成至少一个闭合图形，每一所述凸起的侧壁设置有至少一耳部。

【技术特征摘要】
1.一种载体，其特征在于，包括至少一基岛，每一所述基岛包括一芯片区及设置在所述芯片区四周的锁膜区，所述芯片区用于放置芯片，所述锁膜区上设置有至少一凸起，所述凸起环绕所述芯片区，形成至少一个闭合图形，每一所述凸起的侧壁设置有至少一耳部。2.根据权利要求1所述的载体，其特征在于，所述芯片区包括多个子芯片区，每一子芯片区周围均设置有锁膜区。3.根据权利要求1所述的载体，其特征在于，所述凸起环绕所述芯片区形成至少一连续的闭合的环框。4.根据权利要求1所述的载体，其特征...

【专利技术属性】
技术研发人员：谭晓春，张光耀，陆培良，
申请(专利权)人：合肥矽迈微电子科技有限公司，
类型：发明
国别省市：安徽,34