一种晶体管及其制作方法技术

本发明专利技术涉及一种晶体管及其制造方法，一种晶体管，包括第一导电类型的衬底；第二导电类型的第一外延层，生长在所述衬底的第一表面；第一导电类型基区，贯穿所述第一外延层且一端与所述衬底相连接；及发射区，所述发射区包括第二外延层以及形成于第二外延层内部的一个或多个发射层；所述一个或多个发射层左右贯穿所述第二外延层，若所述发射层为多个，则多个发射层上下间隔分布于所述第二外延层，所述发射层的掺杂浓度高于所述第二外延层。本发明专利技术涉及的晶体管工艺简单，成本低。

A Transistor and Its Fabrication Method

The invention relates to a transistor and a manufacturing method thereof. A transistor includes a substrate of the first conductive type; a first epitaxial layer of the second conductive type grows on the first surface of the substrate; a base region of the first conductive type runs through the first epitaxial layer and one end is connected with the substrate; and a transmitting region, the transmitting region includes a second epitaxial layer and is formed on the second outer layer. One or more emission layers within the epitaxy layer; the one or more emission layers run through the second epitaxy layer left and right. If the emission layers are multiple, the upper and lower intervals of the multiple emission layers are distributed in the second epitaxy layer, and the doping concentration of the emission layer is higher than that of the second epitaxy layer. The transistor of the invention has simple process and low cost.

【技术实现步骤摘要】
一种晶体管及其制作方法
本专利技术涉及半导体
，具体的说是一种晶体管及其制作方法。
技术介绍
晶体管有两种基本结构：PNP型和NPN型。在这3层半导体中，中间一层称基区，外侧两层分别称发射区和集电区。当基区注入少量电流时，在发射区和集电区之间就会形成较大的电流，这就是晶体管的放大效应。但现有技术中，若晶体管需要调节器件的饱和集电极电流，只能通过改变基区以及发射区的条数来实现，这就势必要额外增加芯片的面积以及复杂的工艺，这对成本的控制非常不利。
技术实现思路
鉴于以上情况，本专利技术所要解决其技术问题所采用以下技术方案来实现。本专利技术提供了一种晶体管的制作方法，所述制作方法包括：提供第一导电类型的衬底；在所述衬底的第一表面生长第二导电类型的第一外延层；在所述第一外延层内形成第一沟槽，所述第一沟槽贯穿所述第一外延层且一端与所述衬底相连接；在所述第一外延层的侧壁上形成侧墙，所述侧墙形成于所述第一沟槽内且一端接触于所述衬底；在所述第一沟槽内形成第二导电类型的第二外延层；在所述第二外延层的内部形成有一个或多个第二导电类型的发射层，以使所述第二外延层形成发射区；所述一个或多个发射层左右贯穿所述第二外延层，若所述发射层为多个，则多个发射层上下间隔分布于所述第二外延层，所述发射层的掺杂浓度高于所述第二外延层；去除所述侧墙，形成所述第二沟槽，在所述第二沟槽内形成第一导电类型的基区。与现有技术相比，本专利技术具有以下优点：通过所述多条发射层采用注入形成的方式，若要对所述晶体管的饱和集电极电流进行调整，仅需随时变更所述基区的沟槽深度，并在所述注入区注入时调整不同的能量，或在纵向上形成不同数量的发射层即可，工艺简单，不用额外增加芯片的面积，因此极大的降低了器件的成本。本专利技术还提供了一种晶体管，包括:第一导电类型的衬底；第二导电类型的第一外延层，生长在所述衬底的第一表面；发射区，所述发射区包括第二外延层以及形成于第二外延层内部的一个或多个发射层；所述一个或多个发射层左右贯穿所述第二外延层，若所述发射层为多个，则多个发射层上下间隔分布于所述第二外延层，所述发射层的掺杂浓度高于所述第二外延层；及第一导电类型基区，贯穿所述第一外延层且一端与所述衬底相连接。与现有技术相比，本专利技术具有以下优点：通过所述多条发射层采用注入形成的方式，若要对所述晶体管的饱和集电极电流进行调整，仅需随时变更所述基区的沟槽深度，并在所述注入区注入时调整不同的能量，或在纵向上形成不同数量的发射层即可，工艺简单，不用额外增加芯片的面积，因此极大的降低了器件的成本。附图说明下面结合附图和实施例对本专利技术进一步说明。图1是本专利技术的第一实施例的晶体管的制造方法的流程示意图；图2是本专利技术的第二实施例提出的晶体管的剖面结构示意图；图3至图13是本专利技术的第一实施例的所述晶体管的制造方法的结构示意图；图中：1、衬底；2、第一外延层；3、发射区；31、第二外延层；32、发射层；321、注入区；4、基区；51、集电极接触区；52、集电区；a1、第一沟槽；b1、侧墙；a2、基区沟槽；6、介质层；71、集电极；72、基极；73、发射极。具体实施方式为了使本专利技术的目的、技术方案和有益技术效果更加清晰明白，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在本专利技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该专利技术产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。实施例一：请参阅图1及图2，一种晶体管的制作方法，包括：步骤S01：提供第一导电类型的衬底1；步骤S02：在所述衬底1的第一表面生长第二导电类型的第一外延层2；步骤S03：在所述第一外延层2内形成第一沟槽a1，所述第一沟槽a1贯穿所述第一外延层2且一端与所述衬底1相连接；步骤S04：在所述第一外延层2的侧壁上形成侧墙b1，所述侧墙b1形成于所述第一沟槽a1内且一端接触于所述衬底1；步骤S05：在所述第一沟槽a1内形成第二导电类型的第二外延层31；步骤S06：在所述第二外延层31的内部形成有一个或多个第二导电类型的发射层32，以使所述第二外延层31形成发射区3；所述一个或多个发射层32左右贯穿所述第二外延层31，若所述发射层32为多个，则多个发射层32上下间隔分布于所述第二外延层31，所述发射层32的掺杂浓度高于所述第二外延层31；步骤S07：去除所述侧墙b1，形成所述基区沟槽a2，在所述基区沟槽a2内形成第一导电类型的基区4。可以理解，通过所述多条发射层32采用注入形成的方式，若要对所述晶体管的饱和集电极71电流进行调整，仅需随时变更所述基区4的沟槽深度，并在所述注入区321注入时调整不同的能量，或在纵向上形成不同数量的发射层32即可，工艺简单，不用额外增加芯片的面积，因此极大的降低了器件的成本。下面参照附图，对上述形成所述晶体管的方法加以详细阐述。为方便后面的描述，特在此说明：所述晶体管可以是NPN型或PNP型，当所述晶体管为NPN型时，所述第一导电类型为P型，所述第二导电类型为N型，当所述晶体管为PNP型时，所述第一导电类型为N型，所述第二导电类型为P型。换言之，所述晶体管可以包括N型掺杂的所述发射区3、P型掺杂的所述基区4、N型掺杂的所述集电极接触区41及集电区52、P型掺杂的所述衬底1及N型掺杂的第一外延层2及第二外延层31，反之也可以包括P型掺杂的所述发射区3、N型掺杂的基区4、以及P型掺杂的所述集电极接触区41及集电区52、N型掺杂的所述衬底1及P型掺杂的第一外延层2及第二外延层31。在接下来的实施例中，均以所述晶体管为NPN型为例进行描述，但并不对此进行限定。请参照附图3，执行步骤S01：提供第一导电类型的衬底1；具体的，所述衬底1作为所述晶体管的载体，主要起到支撑的作用。所述衬底1的材质可以为硅衬底1、锗衬底1或者锗硅衬底1等，在本实施方式中，所述衬底1的材质优选为硅衬底1，硅为最常见、低廉且性能稳定的半导体材料。在本专利技术的一些实施方式中，所述第一导电类型为P型，所述衬底1的掺杂离子为硼离子，在其他实施方式中，还可为铟、镓等其他三价离子。请参照附图4，执行步骤S02：在所述衬底1的第一表面生长具有第二导电类型的第一外延层2；所述第一外延层2的厚度与浓度与器件的耐压密切相关，通常电阻率在5-50ohm.cm，厚度在5-10um之间。优选的，所述第一外延层2通过工艺较为简单的同质外延形成，即所述第一外延层2的材料与所述衬底1的材料相同，当衬底1的材料为硅时，所述第一外延层2的材料也为硅。在其他实施方式中，所述第一外延层2还可通过异质外延形成，所述第一外延层2的材料还可为锗、硒等半导体材本文档来自技高网...

【技术保护点】
1.一种晶体管的制造方法，其特征在于，所述方法包括：提供第一导电类型的衬底；在所述衬底的第一表面生长第二导电类型的第一外延层；在所述第一外延层内形成第一沟槽，所述第一沟槽贯穿所述第一外延层且一端与所述衬底相连接；在所述第一外延层的侧壁上形成侧墙，所述侧墙形成于所述第一沟槽内且一端接触于所述衬底；在所述第一沟槽内形成第二导电类型的第二外延层；在所述第二外延层的内部形成有一个或多个第二导电类型的发射层，以使所述第二外延层形成发射区；所述一个或多个发射层左右贯穿所述第二外延层，若所述发射层为多个，则所述多个发射层上下间隔分布于所述第二外延层，所述发射层的掺杂浓度高于所述第二外延层；去除所述侧墙，形成所述第二沟槽，在所述第二沟槽内形成第一导电类型的基区。

【技术特征摘要】
1.一种晶体管的制造方法，其特征在于，所述方法包括：提供第一导电类型的衬底；在所述衬底的第一表面生长第二导电类型的第一外延层；在所述第一外延层内形成第一沟槽，所述第一沟槽贯穿所述第一外延层且一端与所述衬底相连接；在所述第一外延层的侧壁上形成侧墙，所述侧墙形成于所述第一沟槽内且一端接触于所述衬底；在所述第一沟槽内形成第二导电类型的第二外延层；在所述第二外延层的内部形成有一个或多个第二导电类型的发射层，以使所述第二外延层形成发射区；所述一个或多个发射层左右贯穿所述第二外延层，若所述发射层为多个，则所述多个发射层上下间隔分布于所述第二外延层，所述发射层的掺杂浓度高于所述第二外延层；去除所述侧墙，形成所述第二沟槽，在所述第二沟槽内形成第一导电类型的基区。2.根据权利要求1所述晶体管的制造方法，其特征在于，在第二外延层的内部形成所述发射层的步骤包括：在所述第二外延层内部形成多个间隔的注入区，所述多个间隔的注入区经过高温退火工艺连接形成所述发射层；其中，所述多个间隔的注入区的连线平行于所述衬底的第一表面。3.根据权利要求1所述晶体管的制造方法，其特征在于，在所述第二沟槽内形成基区的步骤之后，所述方法还包括：在所述第一外延层远离所述基区的区域内通过第一注入形成第二导电类型的集电极接触区，所述集电极接触区与所述基区之间的所述第一外延层区域为集电区；所述集电极接触区的掺杂浓度高于所述集电区。4.根据权利要求1所述晶体管的制造方法，其特征在于，形成所述侧墙的步骤包括：在所述第一外延层的上表面，和所述第一沟槽的底面及侧壁上淀积一绝缘层；刻蚀所述绝缘层，形成所述侧墙。5.根据权利要求3所述晶体管的制造方法，其特征在于，在所述第一外延层区域内形成第二导电类型的集电区域之后，所述方法还包括：在所述第...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：深圳市诚朗科技有限公司，
类型：发明
国别省市：广东,44