一种晶体管及其制作方法技术

本发明专利技术涉及半导体技术领域，具体涉及一种新型半导体晶体管及其制造方法，所述晶体管包括：衬底，所述衬底上设有一源区、一漏区以及连通所述源漏区的沟道区；一栅结构，所述栅结构是垂直结构，在晶体管开启时，源极的电子，顺着体内垂直多晶硅栅的两侧向漏极水平流动，从而实现将位于器件表面的单一平面沟道转移到沟槽侧壁成为多条导电沟道的目的，本发明专利技术相比较传统的平面型晶体管结构具有更低的导通电阻，更高的电流驱动能力。

A Transistor and Its Fabrication Method

The invention relates to the field of semiconductor technology, in particular to a new type of semiconductor transistor and its manufacturing method. The transistor includes: a substrate with a source area, a drain area and a channel area connecting the source and drain area; a gate structure, the gate structure is a vertical structure, when the transistor is opened, the electrons of the source along both sides of the vertical polysilicon gate in the body. The invention has lower on-resistance and higher current drive capability than the traditional planar transistor structure.

【技术实现步骤摘要】
一种晶体管及其制作方法
本专利技术涉及半导体
，具体涉及一种新型半导体晶体管及其制作方法。
技术介绍
金属(metal)-氧化物(oxide)-半导体(semiconductor)场效应晶体管(MOS管)，是一种可以广泛使用在模拟电路与数字电路的场效晶体管，其中依据其‘通道’工作载流子的极性不同，可分为“N型”和“P型”两种类型。其工作原理(以N沟道增强型MOS场效应管即增强型N-MOS管为例)是利用栅极电压来控制“感应电荷”的多少，以改变由这些“感应电荷”形成的导电沟道的状况，然后达到控制漏极电流的目的。当栅极电压改变时，沟道内感应的电荷量也改变，导电沟道的宽窄也随之而变，因而漏极电流随着栅极电压的变化而变化，传统工艺的硅表面只有单层沟道，晶体管载流子流动被局限于硅表面，从而晶体管的导电能力被结构所限制。
技术实现思路
鉴于以上情况，本专利技术所要解决其技术问题所采用以下技术方案来实现。第一方面，本专利技术实施例提供一种晶体管的制作方法,包括：提供半导体衬底；在所述半导体衬底上形成阱区；在所述阱区中形成若干条沟槽；在所述衬底上表面以及沟槽内壁形成栅氧化层；在所述沟槽两侧形成位于所述阱区的源区与漏区，在所述沟槽和衬底进行多次多晶硅填充形成所述栅极结构。进一步地，在所述阱区形成若干条沟槽具体包括,在所述阱区上通过光刻刻蚀形成若干条垂直于所述半导体衬底上表面的沟槽。进一步地，形成所述栅氧化层之前具体包括：对所述沟槽底部进行尖角处理，用于提升半导体耐压；在所述沟槽内部形成牺牲氧化层并去除牺牲氧化层；在所述沟槽底部形成场氧化层；在所述沟槽侧壁通过离子注入工艺调节侧壁阈值电压。进一步地，在所述沟槽底部形成场氧化层集体包括：所述沟槽底部先进行干氧氧化形成场氧化层，再进行快速热退火形成底部场氧化层，所述场氧化层用于防止沟槽底部漏电。进一步地，在所述沟槽和衬底进行多次多晶硅填充形成所述栅极结构具体包括，对所述沟槽进行第一次多晶硅填充；对多晶硅以栅氧化层为阻挡层进行干法回刻或者化学机械抛光，用于保留沟槽内部的多晶硅；在半导体表面进行第二次多晶硅填充；对多晶硅进行干法刻蚀，用于使多晶硅大于沟槽长度。进一步地，所述两次填充的多晶硅掺杂浓度相同。进一步地，在第一次多晶硅填充以栅氧化层为阻挡层进行干法回刻之后具体包括，对阱区上表面再次通过离子注入工艺调节表面阈值电压，所述阱区上表面通过离子注入工艺调节表面阈值电压使其和侧壁阈值电压相同。进一步地，在阱区表面再次通过离子注入工艺调节表面阈值电压之后具体包括，在阱区形成轻掺杂N-层的源区和漏区，用于减少晶体管的漏电电场和减少晶体管的沟道电阻；在第二次多晶硅填充干法刻蚀之后具体包括，在阱区形成重掺杂N+层的源区和漏区。第二方面，本专利技术还提供一种晶体管，包括：半导体衬底；形成于所述半导体衬底上的阱区以及形成于所述阱区内的若干条沟槽；栅氧化层，形成于所述沟槽内壁；源区和漏区，分别形成于所述沟槽的两侧；栅极结构，通过在所述沟槽和所述衬底进行填充多晶硅形成，包括形成于所述沟槽内的第一部分，以及形成于所述阱区上表面的第二部分。进一步地，所述栅极结构在导通时，在所述第一部分侧壁相应的阱区表面形成导电沟道，在所述第二部分表面相应的阱区上表面形成导电沟道。进一步地，所述源区和漏区包括轻掺杂N-层和重掺杂N+层。本专利技术实施例的技术方案具有以下优点：在传统工艺的硅表面单层沟道的基础上，通过改变栅极结构，不仅其表面可以参与导电，其侧面也形成多条导电沟道，从而使得源漏之间形成全方位导电结构，极大提升了晶体管的导电能力，降低了晶体管的导通电阻，极具性价比优势。附图说明构成本专利技术的一部分的附图用来提供对本专利技术的进一步理解，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：图1为本专利技术实施例所述的衬底和阱区结构示意图；图2A为本专利技术实施例所述的沟槽俯视图；图2B为沿图2A的A-A’线剖开的剖面图；图3为本专利技术实施例所述尖角处理的结构示意图；图4为本专利技术实施例所述场氧化层的结构示意图；图5为本专利技术实施例所述沟槽调节侧壁阈值电压的结构示意图；图6为本专利技术实施例所述栅氧化层的结构示意图；图7为本专利技术实施例所述第一次多晶硅填充的结构示意图；图8为本专利技术实施例所述第一次多晶硅填充后去除多晶硅的结构示意图；图9A为本专利技术实施例所述源区和漏区N-层的结构示意图；图9B为沿图9A的A-A’线剖开的剖面图；图9C为沿图9A的B-B’线剖开的剖面图；图10为本专利技术实施例所述第二次多晶硅填充的结构示意图；图11A为本专利技术实施例所述第二次多晶硅填充后去除多晶硅的结构示意图。图11B为沿图11A的A-A’线剖开的剖面图；图12A为本专利技术实施例所述源区和漏区N+层的结构示意图；图12B为沿图12A的A-A’线剖开的剖面图；图12C为沿图12A的B-B’线剖开的剖面图；图13A为本专利技术实施例所述体区的结构俯视图；图13B为沿图13A的A-A’线剖开的剖面图；图13C为沿图13A的B-B’线剖开的剖面图。具体实施方式为了使本专利技术的目的、技术方案和有益技术效果更加清晰明白，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在本专利技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该专利技术产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。通常使用两个复杂的制作工艺制造半导体器件：前端制造和后端制造。前端制造包含在半导体晶片的表面上形成多个小片。在晶片上的每个小片包含有源和无源电子元件，所述有源和无源电子元件电连接以形成功能性电路，有源电子元件，诸如晶体管和二极管，具有控制电流流动的能力。无源电子元件，诸如电容器、电感器、电阻器和变压器。产生执行电路功能所必要的电压和电流之间的关系。通过一系列的工艺步骤，在半导体的表面上形成无源和有源元件，所述工艺步骤包括掺杂、沉积、光刻、刻蚀和平坦化。掺杂通过诸如离子注入或热扩散的技术，将杂质引入半导体材料中。掺杂工艺改变有源器件中的半导体材料的导电率，将半导体材料转换为绝缘体、导体，或者响应于电场或基极电流动态地改变半导体材料的传导率。有源和无源元件由具有不同电性能的材料的层形成。可通过部分地由被沉积的材料的类型所决定的多种沉积技术来形成这些层。例如，薄膜沉积可包括化学气相沉积、物理气相沉积、电解电镀和非电解电镀工艺。通常图案化每个层以形成有源元件、无源元件或者元件之间的电连接的部分。以下结合图1-图13C，对本专利技术实施例提供一种晶体管的制作方法进行详细说明，该方法包括：S01：提供半导体衬底10；S02：在所述半导体衬底10上形成阱区20；S03：本文档来自技高网...

【技术保护点】
1.一种晶体管的制作方法，其特征在于，所述方法包括：提供半导体衬底；在所述半导体衬底上形成阱区；在所述阱区中形成若干条沟槽；在所述衬底上表面以及沟槽内壁形成栅氧化层；在所述沟槽和衬底进行多次多晶硅填充形成所述栅极结构；在所述沟槽两侧形成位于所述阱区的源区与漏区。

【技术特征摘要】
1.一种晶体管的制作方法，其特征在于，所述方法包括：提供半导体衬底；在所述半导体衬底上形成阱区；在所述阱区中形成若干条沟槽；在所述衬底上表面以及沟槽内壁形成栅氧化层；在所述沟槽和衬底进行多次多晶硅填充形成所述栅极结构；在所述沟槽两侧形成位于所述阱区的源区与漏区。2.根据权利要求1所述的制作方法，其特征在于，在所述阱区形成若干条沟槽具体包括,在所述阱区上通过光刻刻蚀形成若干条垂直于所述半导体衬底上表面的沟槽。3.根据权利要求1所述的制作方法，其特征在于，形成所述栅氧化层之前具体包括：对所述沟槽底部进行尖角处理；在所述沟槽内部形成牺牲氧化层并去除牺牲氧化层；在所述沟槽底部形成场氧化层；在所述沟槽侧壁通过离子注入工艺调节侧壁阈值电压。4.根据权利要求3所述的制作方法，其特征在于，在所述沟槽底部形成场氧化层集体包括，所述沟槽底部先进行干氧氧化形成场氧化层，再进行快速热退火形成底部场氧化层。5.根据权利要求1所述的制作方法，其特征在于，在所述沟槽和衬底进行多次多晶硅填充形成所述栅极结构具体包括：对所述沟槽进行第一次多晶硅填充；对多晶硅以栅氧化层为阻挡层进行干法回刻，用于保留沟...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：深圳市南硕明泰科技有限公司，
类型：发明
国别省市：广东,44