一种积累型DMOS器件制造技术

本发明专利技术提供一种积累型DMOS器件，包括从下至上依次层叠设置的金属化漏极、N+衬底、N‑漂移区和金属化源极，N‑漂移区的上层具有N‑型轻掺杂区，N‑型轻掺杂区正上方具有N+重掺杂区，N‑漂移区内部还具有第一沟槽和第二沟槽，第一沟槽中具有多晶硅栅电极和正电荷区，多晶硅栅电极与金属化源极之间通过第二介质层隔离，正电荷区位于多晶硅栅电极的正下方，N‑型轻掺杂区下表面的深度小于多晶硅栅电极下表面的深度；本发明专利技术解决常规积累型功率DMOS为常开型器件的问题，本发明专利技术除了是一种常关型器件，还具有阈值电压较低、导通电阻较小、反向耐压较高、体二极管反向恢复特性好以及不存在寄生三极管等优点。

【技术实现步骤摘要】
一种积累型DMOS器件
本专利技术涉及功率半导体技术，特别涉及一种积累型DMOS器件。
技术介绍
功率DMOS因其开关速度快、损耗小、输入阻抗高、驱动功率小、频率特性好等优点，在功率变换领域起到重要作用。在大电流下，功率DMOS具有负的温度系数，没有双极型功率器件的二次击穿问题，安全工作区较大。功率DMOS器件的发展是在MOS器件自身优点的基础上，努力提高耐压和降低损耗的过程。最初DMOS由于其输入阻抗高，驱动简单，被认为是理想的开关器件。然而，源漏之间的内阻限定了DMOS的功率处理能力。功率DMOS的导通电阻包括：源区电阻、沟道电阻、积累电阻、JFET电阻、漂移区电阻和漏区电阻。对于低压DMOS来说，沟道电阻在总导通电阻中占有较重要的比重。为了降低功率DMOS的沟道电阻，以适应低功耗场合的应用，研究者提出了积累型的功率DMOS器件，即用与衬底相同掺杂的积累型沟道替代传统的反型层沟道。但是，积累型功率DMOS由于在栅上不加电压时始终处于导通状态，是一种常开型器件，因此具有较大的静态功耗。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种积累型功率DMOS，解决常规积累型功率DMOS为常开型器件的问题。为实现上述专利技术目的，本专利技术采用的技术方案如下：一种积累型DMOS器件，包括从下至上依次层叠设置的金属化漏极、N+衬底、N-漂移区和金属化源极，所述N-漂移区的上层具有N-型轻掺杂区，所述N-型轻掺杂区正上方具有N+重掺杂区，所述N+重掺杂区的上表面与金属化源极接触，所述N-漂移区内部还具有第一沟槽和第二沟槽，所述第一沟槽沿N+重掺杂区上表面中部垂直向下依次贯穿N+重掺杂区和N-型轻掺杂区后延伸入N-漂移区中，所述第二沟槽位于第一沟槽两侧，第二沟槽沿N+重掺杂区上表面垂直向下依次贯穿N+重掺杂区和N-型轻掺杂区后延伸入N-漂移区中，所述第一沟槽中具有多晶硅栅电极和正电荷区，所述多晶硅栅电极两侧具有栅氧化层，所述多晶硅栅电极与金属化源极之间通过第二介质层隔离，所述正电荷区位于多晶硅栅电极的正下方，所述正电荷区中填充有正性电荷，所述正电荷区外围被第一介质层包围，所述正电荷区与多晶硅栅电极之间通过第一介质层隔离；所述第二沟槽的上部填充有金属区，所述金属区的上表面与金属化源极直接接触，所述金属区的正下方具有多晶硅场板和第三介质层，所述多晶硅场板的侧面及底部被第三介质层包围，所述金属区与N-型轻掺杂区之间形成肖特基接触，金属区与N+重掺杂区形成欧姆接触，所述N-型轻掺杂区的宽度等于或小于金属区与N-型轻掺杂区形成的肖特基结在不加偏置时的势垒区宽度，所述N-型轻掺杂区下表面的深度大于金属区的下表面的深度，所述N-型轻掺杂区下表面的深度小于多晶硅栅电极下表面的深度。作为优选方式，所述第三介质层为二氧化硅、或者二氧化硅和氮化硅的复合材料。作为优选方式，所述正电荷区内部填充的正电荷由Cs或其他具有正电性的材料通过淀积或离子注入的方式在第一介质层中形成。作为优选方式，在多晶硅场板和正电荷区的底部，注入了P型埋层。作为优选方式，器件中的硅材料替换为碳化硅、砷化镓、磷化铟或锗硅半导体材料。本专利技术的有益效果为：本专利技术所提供一种积累型功率DMOS，解决常规积累型功率DMOS为常开型器件的问题。本专利技术提出的积累型功率DMOS除了是一种常关型器件，还具有阈值电压较低、导通电阻较小、反向耐压较高、体二极管反向恢复特性好以及不存在寄生三极管等优点。附图说明图1是本专利技术实施例1所提供的积累型功率DMOS的剖面结构示意图；图2是本专利技术实施例2所提供的积累型功率DMOS剖面结构示意图；1为金属化漏极，2为N+衬底，3为N-漂移区，4为多晶硅栅电极，5为正电荷区，6为多晶硅场板，7为金属区，81为第一介质层，82为栅氧化层，83为第二介质层，84为第三介质层，9为N+重掺杂区，10为N-型轻掺杂区，11为金属化源极，12为第一沟槽，13为第二沟槽，14为P型埋层。具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。实施例1一种积累型DMOS器件，包括从下至上依次层叠设置的金属化漏极1、N+衬底2、N-漂移区3和金属化源极11，所述N-漂移区3的上层具有N-型轻掺杂区10，所述N-型轻掺杂区10正上方具有N+重掺杂区9，所述N+重掺杂区9的上表面与金属化源极11接触，所述N-漂移区3内部还具有第一沟槽12和第二沟槽13，所述第一沟槽12沿N+重掺杂区9上表面中部垂直向下依次贯穿N+重掺杂区9和N-型轻掺杂区10后延伸入N-漂移区3中，所述第二沟槽13位于第一沟槽两侧，第二沟槽13沿N+重掺杂区9上表面垂直向下依次贯穿N+重掺杂区9和N-型轻掺杂区10后延伸入N-漂移区3中，所述第一沟槽中具有多晶硅栅电极4和正电荷区5，所述多晶硅栅电极4两侧具有栅氧化层82，所述多晶硅栅电极4与金属化源极11之间通过第二介质层83隔离，所述正电荷区5位于多晶硅栅电极4的正下方，所述正电荷区5中填充有正性电荷，所述正电荷区5外围被第一介质层81包围，所述正电荷区5与多晶硅栅电极4之间通过第一介质层81隔离；所述第二沟槽的上部填充有金属区7，所述金属区7的上表面与金属化源极11直接接触，所述金属区7的正下方具有多晶硅场板6和第三介质层84，所述多晶硅场板6的侧面及底部被第三介质层84包围，所述金属区7与N-型轻掺杂区10之间形成肖特基接触，金属区7与N+重掺杂区9形成欧姆接触，所述N-型轻掺杂区10的宽度等于或小于金属区7与N-型轻掺杂区10形成的肖特基结在不加偏置时的势垒区宽度，所述N-型轻掺杂区10下表面的深度大于金属区7的下表面的深度，所述N-型轻掺杂区10下表面的深度小于多晶硅栅电极4下表面的深度。优选的，所述第三介质层84为二氧化硅、或者二氧化硅和氮化硅的复合材料。优选的，所述正电荷区5内部填充的正电荷由Cs或其他具有正电性的材料通过淀积或离子注入的方式在第一介质层81中形成。优选的，器件中的硅材料替换为碳化硅、砷化镓、磷化铟或锗硅半导体材料。本实施例具体的工作原理详述如下：(1)器件的正向导通正向导通模式下，器件的电极连接为：多晶硅栅电极4和金属化漏极1接正电位，金属化源极11接零电位。当多晶硅栅电极4为零电位或所加正电压非常小时，由于金属区7和N-型轻掺杂区10形成的肖特基结存在势垒区，同时，多晶硅栅电极4和N-型轻掺杂区10存在功函数差，且N-型轻掺杂区10的宽度等于或小于金属区7与N-型轻掺杂区10形成的肖特基结在不加偏置时的势垒区宽度，因此，N-型轻掺杂区10完全耗尽，电子通道被阻断。因此，本专利技术提供的积累型DMOS器件为常关型器件。随着多晶硅栅电极4所加正电压的增加，N-型轻掺杂区10内的耗尽区逐渐减小，器件由关断状态向开启状态转换。由于由于采用N-型轻掺杂区10代替了常规功率MOS中的P型体区，器件更易开启，降低了DMOS器件的阈值电压。当器件开启之后，由于N-型轻掺杂区10内靠近栅氧化层82的一侧产生电子积累本文档来自技高网...

【技术保护点】
1.一种积累型DMOS器件，其特征在于：包括从下至上依次层叠设置的金属化漏极(1)、N+衬底(2)、N‑漂移区(3)和金属化源极(11)，所述N‑漂移区(3)的上层具有N‑型轻掺杂区(10)，所述N‑型轻掺杂区(10)正上方具有N+重掺杂区(9)，所述N+重掺杂区(9)的上表面与金属化源极(11)接触，所述N‑漂移区(3)内部还具有第一沟槽(12)和第二沟槽(13)，所述第一沟槽(12)沿N+重掺杂区(9)上表面中部垂直向下依次贯穿N+重掺杂区(9)和N‑型轻掺杂区(10)后延伸入N‑漂移区(3)中，所述第二沟槽(13)位于第一沟槽两侧，第二沟槽(13)沿N+重掺杂区(9)上表面垂直向下依次贯穿N+重掺杂区(9)和N‑型轻掺杂区(10)后延伸入N‑漂移区(3)中，所述第一沟槽中具有多晶硅栅电极(4)和正电荷区(5)，所述多晶硅栅电极(4)两侧具有栅氧化层(82)，所述多晶硅栅电极(4)与金属化源极(11)之间通过第二介质层(83)隔离，所述正电荷区(5)位于多晶硅栅电极(4)的正下方，所述正电荷区(5)中填充有正性电荷，所述正电荷区(5)外围被第一介质层(81)包围，所述正电荷区(5)与多晶硅栅电极(4)之间通过第一介质层(81)隔离；所述第二沟槽的上部填充有金属区(7)，所述金属区(7)的上表面与金属化源极(11)直接接触，所述金属区(7)的正下方具有多晶硅场板(6)和第三介质层(84)，所述多晶硅场板(6)的侧面及底部被第三介质层(84)包围，所述金属区(7)与N‑型轻掺杂区(10)之间形成肖特基接触，金属区(7)与N+重掺杂区(9)形成欧姆接触，所述N‑型轻掺杂区(10)的宽度等于或小于金属区(7)与N‑型轻掺杂区(10)形成的肖特基结在不加偏置时的势垒区宽度，所述N‑型轻掺杂区(10)下表面的深度大于金属区(7)的下表面的深度，所述N‑型轻掺杂区(10)下表面的深度小于多晶硅栅电极(4)下表面的深度。...

【技术特征摘要】
1.一种积累型DMOS器件，其特征在于：包括从下至上依次层叠设置的金属化漏极(1)、N+衬底(2)、N-漂移区(3)和金属化源极(11)，所述N-漂移区(3)的上层具有N-型轻掺杂区(10)，所述N-型轻掺杂区(10)正上方具有N+重掺杂区(9)，所述N+重掺杂区(9)的上表面与金属化源极(11)接触，所述N-漂移区(3)内部还具有第一沟槽(12)和第二沟槽(13)，所述第一沟槽(12)沿N+重掺杂区(9)上表面中部垂直向下依次贯穿N+重掺杂区(9)和N-型轻掺杂区(10)后延伸入N-漂移区(3)中，所述第二沟槽(13)位于第一沟槽两侧，第二沟槽(13)沿N+重掺杂区(9)上表面垂直向下依次贯穿N+重掺杂区(9)和N-型轻掺杂区(10)后延伸入N-漂移区(3)中，所述第一沟槽中具有多晶硅栅电极(4)和正电荷区(5)，所述多晶硅栅电极(4)两侧具有栅氧化层(82)，所述多晶硅栅电极(4)与金属化源极(11)之间通过第二介质层(83)隔离，所述正电荷区(5)位于多晶硅栅电极(4)的正下方，所述正电荷区(5)中填充有正性电荷，所述正电荷区(5)外围被第一介质层(81)包围，所述正电荷区(5)与多晶硅栅电极(4)之间通过第一介质层(81)隔离；所述第二沟槽的上部填充有金属区(7...

【专利技术属性】
技术研发人员：李泽宏，杨梦琦，蒲小庆，赵阳，任敏，张金平，高巍，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51