【技术实现步骤摘要】
具有低比导通电阻的分离栅VDMOS器件及制造方法
本专利技术属于功率半导体领域。主要提出了一种具漂移区顶部缓冲层的分离栅VDMOS器件及其制造方法。通过引入漂移区顶部Buffer层，优化器件开态电流分布，降低了器件的比导通电阻。
技术介绍
相对于常规沟槽型VDMOS器件，具有分离栅结构的VDMOS器件所引入的分离栅与源极短接，可视作体内场板，通过MOS耗尽的方式对漂移区电场进行调制，使得在保证耐压不变的情况下可以提高漂移区掺杂浓度，进而降低器件的比导通电阻。另一方面，由于分离栅的存在，避免了栅极电位变化对漏极的影响，极大地减小了栅漏间电容，使器件具有更好的动态特性。但是，现有分离栅VDMOS器件在导通时，存在明显的JEFT效应，且漂移区掺杂浓度较低，所提供的载流子少，进而使器件的导通电流受到限制。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种具有低比导通电阻的分离栅VDMOS器件及制造方法。为实现上述专利技术目的，本专利技术技术方案如下：一种具有低比导通电阻的分离栅VDMOS器件，包括第一导电类型衬底152，位于第一导电类型衬底152之上的第...
【技术保护点】
1.一种具有低比导通电阻的分离栅VDMOS器件，其特征在于：包括第一导电类型衬底(152)，位于第一导电类型衬底(152)之上的第一导电类型漂移区(111)，第一导电类型漂移区(111)上方的第一导电类型buffer层(112)，位于第一导电类型buffer层(112)上方的第二导电类型阱区(122)，位于第二导电类型阱区(122)之上的第一导电类型源端接触区(151)以及第二导电类型源端接触区(121)，第二导电类型源端接触区(121)位于两个第一导电类型源端接触区(151)之间，源极金属接触(130)位于第二导电类型源端接触区(121)上方并与第一导电类型源端接触区(1...
【技术特征摘要】
1.一种具有低比导通电阻的分离栅VDMOS器件，其特征在于：包括第一导电类型衬底(152)，位于第一导电类型衬底(152)之上的第一导电类型漂移区(111)，第一导电类型漂移区(111)上方的第一导电类型buffer层(112)，位于第一导电类型buffer层(112)上方的第二导电类型阱区(122)，位于第二导电类型阱区(122)之上的第一导电类型源端接触区(151)以及第二导电类型源端接触区(121)，第二导电类型源端接触区(121)位于两个第一导电类型源端接触区(151)之间，源极金属接触(130)位于第二导电类型源端接触区(121)上方并与第一导电类型源端接触区(151)相接触，元胞两侧设有伸入到第一导电类型漂移区(111)内的深槽(16)，深槽(16)内的第一介质氧化层(141)、第二介质氧化层(142)和第三介质氧化层(143)封闭第一多晶硅(131)，第三介质氧化层(143)和第四介质氧化层(144)封闭第二多晶硅(132)，源极金属接触(130)位于两个第一介质氧化层(141)之间。2.根据权利要求1所述的具有低比导通电阻的分离栅VDMOS器件，其特征在于：所述第一导电类型Buffer层(112)分隔为分别与第四介质氧化层(144)相接的两部分，使得第一导电类型漂移区(111)和第二导电类型阱区(122)相接。3.根据权利要求1所述的具有低比导通电阻的分离栅VDMOS器件，其特征在于：第二导电类型源端接触区(121)置于第二导电类型阱区(122)内，源极金属接触(130)伸入到第二导电类型源端接触区(121)上方短接第一导电类型源端接触区(151)与第二导电类型源端接触区(121)。4.根据权利要求1所述的具有低比导通电阻的分离栅VDMOS器件，其特征在于：元胞两侧的深槽(16)伸入第一导电类型衬底(152)中。5.根据权利要求1所述的具有低比导通电阻的分离栅VDMOS器件，其特征在于：第二导电类型源端...
【专利技术属性】
技术研发人员：章文通，叶力，何俊卿，林祺，李珂，李洁，乔明，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。