具有直接读取存取的存储器装置制造方法及图纸

本文中描述具有直接读取存取的存储器装置的若干实施例。在一个实施例中，一种存储器装置包含控制器，所述控制器可操作地耦合到形成存储器的多个存储器区。所述控制器经配置以将第一映射表存储在所述存储器装置处，且也将所述第一映射表提供到主机装置以存储在所述主机装置处作为第二映射表。所述控制器进一步经配置以接收从所述主机装置发送的直接读取请求。所述读取请求包含所述主机装置已从存储在所述主机装置处的所述第二映射表选择的存储器地址。响应于所述直接读取请求，所述控制器基于所述读取请求中的所述选定存储器地址且在不使用存储在所述存储器装置处的所述第一映射表的情况下识别所述存储器的存储器区。

【技术实现步骤摘要】
【国外来华专利技术】具有直接读取存取的存储器装置
所揭示的实施例涉及存储器装置，且特定来说，涉及使主机装置能够在本地存储并直接存取地址映射表的存储器装置。
技术介绍
存储器装置可采用快闪存储器媒体来永久地存储用于主机装置(例如移动装置、个人计算机或服务器)的大量数据。快闪存储器媒体包含“NOR快闪存储器”及“NAND快闪存储器”媒体。基于NAND的媒体通常有利于大量数据存储，这是因为与NOR媒体相比，其具有较高存储容量、较低成本及较快写入速度。但是，基于NAND的媒体需要串行接口，这显著增加存储器控制器将存储器的内容读出到主机装置所花费的时间量。固态驱动器(SSD)是可包含基于NAND的存储媒体和随机存取存储器(RAM)媒体(例如动态随机存取存储器(DRAM))两者的存储器装置。基于NAND的媒体存储大量数据。RAM媒体存储在操作期间由控制器频繁存取的信息。通常存储于RAM中的一种类型的信息为地址映射表。在读取操作期间，SSD将存取映射表以找出将从NAND存储器读出内容的适当存储器位置。映射表使存储器区的原生地址与由主机装置实施的对应逻辑地址相关联。一般来说，主机装置制造商将使用其自身的独有逻辑块寻址(LBA)惯例。主机装置将依赖于SSD控制器以在从NAND存储器读取(及写入到NAND存储器)时将逻辑地址转译成原生地址(且反之亦然)。传统SSD的一些较低成本替代物(例如通用快闪存储(UFS)装置及嵌入式多媒体卡(eMMC))省略RAM。在这些装置中，映射表存储于NAND媒体而非RAM中。因此，存储器装置控制器必须经由NAND接口(即，串行地)从映射表检索寻址信息。这又降低读取速度，这是因为控制器在读取操作期间频繁地存取映射。附图说明图1是根据本专利技术技术的实施例配置的具有存储器装置的系统的框图。图2A和2B是说明根据本专利技术技术的实施例的与存储器装置的各种数据交换的消息流程图。图3A和3B展示根据本专利技术技术的实施例的存储于主机装置中的地址映射表。图4A和4B是说明根据本专利技术技术的实施例的用于操作存储器装置的例程的流程图。图5是根据本专利技术技术的实施例的包含存储器装置的系统的示意图。具体实施方式如下文更详细描述，本文中揭示的技术涉及存储器装置、具有存储器装置的系统及用于使主机装置能够从存储器装置的存储器直接读取的相关方法。但是，所属领域的技术人员将了解，本专利技术技术可具有额外实施例且可在没有下文关于图1到5描述的实施例的若干细节的情况下实践本专利技术技术。在下文说明的实施例中，在并入基于NAND的存储媒体(例如，NAND快闪存储器)的装置的内容背景中描述存储器装置。但是，除基于NAND的存储媒体外或代替基于NAND的存储媒体，根据本专利技术技术的其它实施例配置的存储器装置也可包含其它类型的适合存储媒体，例如磁性存储媒体。图1为根据本专利技术技术的实施例配置的具有存储器装置100的系统101的框图。如所展示，存储器装置100包含主存储器102(例如，NAND快闪存储器)和控制器106，所述控制器106将主存储器102可操作地耦合到主机装置108(例如，上游中央处理器(CPU))。在下文更详细描述的一些实施例中，存储器装置100可包含基于NAND的主存储器102，但省略其它类型的存储器媒体，例如RAM媒体。例如，在一些实施例中，此装置可省略基于NOR的存储器(例如，NOR快闪存储器)及DRAM以降低功率需求及/或制造成本。在至少一些这些实施例中，存储器装置100可配置为UFS装置或eMMC。在其它实施例中，存储器装置100可包含额外存储器，例如NOR存储器。在一个此实施例中，存储器装置100可配置为SSD。在又进一步实施例中，存储器装置100可采用布置成迭瓦式磁性记录(SMR)拓扑的磁性媒体。主存储器102包含多个存储器区或存储器单元120，其各自包含多个存储器单元122。存储器单元122可包含例如经配置以永久地或半永久地存储数据的浮动栅极存储元件、铁电存储元件、磁阻存储组件及/或其它适合存储元件。主存储器102及/或个别存储器单元120也可包含用于存取及/或编程(例如，写入)存储器单元122及其它功能性(例如用于处理信息及/或与控制器106通信)的其它电路组件(未展示)，例如多路复用器、解码器、缓冲器、读取/写入驱动器、地址寄存器、数据输出/数据输入寄存器等。在一个实施例中，存储器单元120的每一者可由半导体裸片形成且与其它存储器单元裸片一起配置于单个装置封装(未展示)中。在其它实施例中，存储器单元120中的一或多者可共置于单裸个片上及/或跨多个装置封装分布。存储器单元122可布置成群组或“存储器页”124。存储器页124又可分组成更大群组或“存储器块”126。在其它实施例中，存储器单元122可布置成不同于所说明实施例中所展示的类型的群组及/或层级。此外，虽然出于说明的目的在所说明实施例中展示具有特定数目个存储器单元、页、块和单元，但在其它实施例中，单元、页、块及存储器单元的数目可变化且在规模上可大于所说明的实例。例如，在一些实施例中，存储器装置100可包含八个、十个或更多个(例如，16个、32个、64个或更多个)存储器单元120。在此类实施例中，每一存储器单元120可包含例如211个存储器块126，其中每一块126包含例如215个存储器页124，且块内的每一存储器页124包含例如215个存储器单元122。控制器106可为微控制器、专用逻辑电路(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它适合处理器。控制器106可包含处理器130，所述处理器130经配置以执行存储于存储器中的指令。在所说明的实例中，控制器106的存储器包含嵌入式存储器132，其经配置以执行各种过程、逻辑流程及例程以控制存储器装置100的操作，包含管理主存储器102及处置存储器装置100与主机装置108之间的通信。在一些实施例中，嵌入式存储器132可包含存储例如存储器指针、经提取数据等的存储器寄存器。嵌入式存储器132也可包含用于存储微代码的只读存储器(ROM)。在操作中，控制器106可以常规方式(例如通过写入到页124的群组及/或存储器块126)直接写入或以其它方式编程(例如，擦除)主存储器102的每个存储器区。控制器106使用原生寻址方案存取存储器区，其中存储器区基于其的原生或所谓的“物理”存储器地址而被辨识。在所说明的实例中，物理存储器地址由参考字母“P”(例如，Pe、Pm、Pq等)表示。每一物理存储器地址可包含可对应于例如选定存储器单元120、选定单元120内的存储器块126及选定块126中的特定存储器页124的若干位(未展示)。在基于NAND的存储器中，写入操作通常包含以特定数据值(例如，具有逻辑“0”或逻辑“1”的值的一串数据位)编程选定存储器页124中的存储器单元122。擦除操作类似于写入操作，只是擦除操作将整个存储器块126或多个存储器块126重新编程到相同数据状态(例如，逻辑“0”)。控制器106经由主机装置接口(未展示)与主机装置108通信。在一些实施例中，主机装置108与控制器106可经由串行接口(例如串行附接SCSI(SAS)、串行AT附接(ATA)接口、快速外围组件互连(PCIe))或其它适合接口(例如，并行接本文档来自技高网...

【技术保护点】
1.一种存储器装置，其包括：存储器，其具有指派给对应第一存储器地址的多个存储器区；及控制器，其可操作地耦合到所述存储器，其中所述控制器经配置以将第一映射表存储在所述存储器装置处，其中所述第一映射表将所述第一存储器地址映射到由主机装置实施以写入到所述存储器区的第二存储器地址，将所述第一映射表提供到所述主机装置以存储在所述主机装置处作为第二映射表，其中所述第二映射表将所述第一存储器地址映射到所述第二存储器地址，接收从所述主机装置发送的读取请求，其中所述读取请求包含由所述主机装置从存储在所述主机装置处的所述第二映射表选择的第一存储器地址，及响应于所述读取请求，(1)使用所述读取请求中的所述第一存储器地址且在不查找所述第一映射表中的所述第一存储器地址的情况下识别所述存储器区中的一者，及(2)将所述经识别存储器区的内容读出到所述主机装置。

【技术特征摘要】
【国外来华专利技术】2016.04.14 US 15/099,3891.一种存储器装置，其包括：存储器，其具有指派给对应第一存储器地址的多个存储器区；及控制器，其可操作地耦合到所述存储器，其中所述控制器经配置以将第一映射表存储在所述存储器装置处，其中所述第一映射表将所述第一存储器地址映射到由主机装置实施以写入到所述存储器区的第二存储器地址，将所述第一映射表提供到所述主机装置以存储在所述主机装置处作为第二映射表，其中所述第二映射表将所述第一存储器地址映射到所述第二存储器地址，接收从所述主机装置发送的读取请求，其中所述读取请求包含由所述主机装置从存储在所述主机装置处的所述第二映射表选择的第一存储器地址，及响应于所述读取请求，(1)使用所述读取请求中的所述第一存储器地址且在不查找所述第一映射表中的所述第一存储器地址的情况下识别所述存储器区中的一者，及(2)将所述经识别存储器区的内容读出到所述主机装置。2.根据权利要求1所述的存储器装置，其中所述控制器进一步经配置以：接收来自所述主机装置的写入请求，所述写入请求包含由所述主机装置从所述第二映射表选择的第二存储器地址；及响应于所述写入请求，使用所述第一映射表来转译所述写入请求中的所述第二存储器地址以识别并写入到存储器区。3.根据权利要求2所述的存储器装置，其中所述控制器进一步经配置以：响应于所述写入请求而重新映射所述第一映射表；及将更新发送到所述主机装置，其中所述更新包含已经重新映射的所述第一映射表的至少一部分。4.根据权利要求1所述的存储器装置，其中所述控制器进一步经配置以重新映射所述第一映射表且向所述主机装置通知所述第一映射表已经重新映射。5.根据权利要求4所述的存储器装置，其中所述控制器进一步经配置以将更新发送到所述主机装置，其中所述更新包含已经重新映射的所述第一映射表的到少部分。6.根据权利要求1的存储器装置，其中所述控制器进一步经配置以重新映射所述第一映射表且将更新发送到所述主机装置，其中所述更新包含已经重新映射的所述第一映射表的部分而非所述整个映射表。7.根据权利要求1所述的存储器装置，其中所述控制器进一步经配置以将所述第一映射表存储在所述存储器的所述存储器区中的一或多者中。8.根据权利要求7所述的存储器装置，其中所述存储器区包括NAND快闪存储器媒体。9.根据权利要求1所述的存储器装置，其中所述控制器包含嵌入式存储器，且其中所述控制器进一步经配置以：将所述映射表的第一部分从所述一或多个存储器区读出到所述嵌入式存储器中；将所述映射表的所述第一部分自所述嵌入式存储器传送到所述主机装置；一旦所述第一映射表的所述第一部分已经传送到所述主机装置，就将所述第一映射表的第二部分从所述一或多个区读出到所述嵌入式存储器中；及将所述映射表的所述第二部分从所述嵌入式存储器传送到所述主机装置。10.根据权利要求1所述的存储器装置，其中所述控制器进一步经配置以：接收来自所述主机装置的对所述第一映射表的请求；及响应于对所述第一映射表的所述请求而将所述第一映射表发送到所述主机装置。11.根据权利要求1所述的存储器装置，其中所述控制器进一步经配置以：接收来自所述主机装置的对所述第一映射表的请求；及响应于对所述映射表的所述请求，(1)在第一响应中发送所述第一映射表...

【专利技术属性】
技术研发人员：Z·舒伯欧科斯弗，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US