一种用于芯片半导体测试的浮动基座基片制造技术

本发明专利技术公开了一种用于芯片半导体测试的浮动基座基片及方法，至少包括：设置有至少一个相同的检测通腔的测试基片，每个检测通腔的上开口半径大于下开口半径，用于容纳待检测产品的焊球；至少一个固定于基座上的采用弹性伸缩杆结构的测试探针，测试探针的顶部可伸入检测通腔内上下移动，所述基座可以在测试探针的带动下上下移动；通过探针接触焊球进行电能测试，当检测到的虚焊缺陷而脱落的焊球被挤压变形后，进行后续检测，根据损伤面判断是否为正常焊球。本发明专利技术是基于球形触点阵列封装包和虚焊的结构模型，通过计算给定球形触点阵列封装包参数和浮动基座设计尺寸的机械干扰来判断焊球的损伤风险。

【技术实现步骤摘要】
一种用于芯片半导体测试的浮动基座基片
本专利技术涉及半导体芯片的测试技术，特别是一种用于芯片半导体测试的浮动基座基片及方法。
技术介绍
虚焊是球形触点阵列封装包常见的故障情形。如图1所示，在这种情况下，由于焊锡球的球没有在基材的作用下形成金属结合，在测试中会在机械外力作用下脱落。脱落的焊锡球将卡在浮动基座上，并且在测试过程中存在检测不到有后续损坏的球形触点阵列封装包的情况。上述测试过程包括PPV测试，以及电性能测试等。在大规模量产环境中，球形触点阵列的虚焊问题是难以完全消除的，而且传统的装配和测试流程只能通过芯片视觉检测设备检测出问题，通常此时已有多个批次以上的产品受到影响，可能成百上千个产品已被损坏，从而造成装配和测试阶段的产品损失。此外，由于焊锡球卡在微小的基座腔内，造成受影响的基座很难修复，有时生产方不得不放弃整个基座部分，从而增加生产成本。现有技术大多利用视觉检测系统检测此类问题。但是，现有技术中的此类测试方式，从测试到后道检测都会有一定的延迟，即只有当下游芯片单元到达测试后道步骤时，才可以检测出存在缺陷的芯片单元，从而会出现已经影响成百上千个芯片单元质量的情况。因此，可以看出传统的解决方式只是尽量减少虚焊的影响范围，而无法真正解决虚焊造成的损害。
技术实现思路
本专利技术为克服上述技术缺陷，提供了一种用于芯片半导体测试的浮动基座基片及方法，可以持续检测出待测产品的虚焊缺陷，并且通过准确设计的尺寸有效降低机械干扰，以降低在检测过程中损伤焊球的风险。本专利技术的技术方案如下：一种用于芯片半导体测试的浮动基座基片，其特征在于，至少包括：一个测试基片，设置有至少一个检测通腔，每个检测通腔的上开口半径大于下开口半径，所述检测通腔用于容纳待检测产品的焊球；至少一个采用弹性伸缩杆结构的测试探针，测试探针的顶部可伸入对应的检测通腔的下开口处在检测通腔内上下移动；一个基座，用于固定测试探针，所述基座可以在测试探针的带动下上下移动。所述检测通腔的第一截面为梯形，第二截面为圆形。所述基座浮动基片的基本检测过程是：将待测产品放到测试基片上，在测试压力作用下，待测产品的焊球从检测通腔的上开口处进入到检测通腔内，通过主板和测试探针的弹动，使测试探针接触焊球，进行电性能检测；当检测到焊球是虚焊缺陷时，虚焊缺陷在测试探针作用下脱离待测产品下落至检测通腔的下开口处。所述浮动基座基片被配置为：接纳由于虚焊缺陷导致的焊球脱落至检测通腔内，并在焊球脱落至检测通腔的下开口处后，通过挤压使脱落焊球发生变形。所述基座浮动基片的进一步检测过程是：如果待测产品的焊球与变形的虚焊缺陷无接触，则为正常焊球；如果待测产品的焊球与变形的虚焊缺陷接触，使得焊球表面形成一定面积的损伤面，但在半导体封装后道视觉检测中发现焊球表面损伤的表面积不超过正常焊球投影面积的30％，则认为该焊球为正常焊球，否则为造成损伤且达到报废标准的良好焊球。进一步的，所述变形的虚焊缺陷的形状为与检测通腔相匹配的倒圆台状。针对待测产品的焊球与变形的虚焊缺陷无接触的情况，满足以下条件：根据焊球体积不变的原理，可以计算出该变形的虚焊缺陷的高度Hx，Hx可以通过一个含有Rnw、Rto、Rbo、Hs的一元三次方程解得，令Hx＝F1(Rnw，Rto，Rbo，Hs)，则当满足Hs–Hrs–Hx＝Hs-Hrs-F1(Rnw，Rto，Rbo，Hs)>0时，脱落的虚焊缺陷不会在后续的测试造成持续的焊球损坏，反之则会造成持续不断的焊球损坏。其中：Rnw为脱落的虚焊缺陷半径；Rto为检测通腔的上开口半径；Rbo为检测通腔的下开口半径；Hs为检测通腔的高度；Hrs为正常焊球的高度；Rrs为正常焊球的半径。针对待测产品的焊球与变形的虚焊缺陷接触形成损伤面的情况，进一步的，当定义损伤面的表面积不超过正常焊球投影面积的30％作为检测阈值时，则可令(Rda)2<(Rrs)2*30％。其中，Rda为所述损伤面的圆形半径，Rda可以用Rrs、Hx由勾股定理求得，令Rda＝F2(Rrs，Hx)＝F2[Rrs，F1(Rnw，Rto，Rbo，Hs)]，则需满足0.548*(Rrs)-F2[Rrs，F1(Rnw，Rto，Rbo，Hs)]>0时，即使造成连续损伤后续损伤的焊球也不会达到封装后道检测的报废标准。定义该标准是因为在一些特定的限制条件下，无法满足Hs-Hrs-F1(Rnw，Rto，Rbo，Hs)>0的首要条件，即虚焊造成的持续损伤不可避免时，可使用该条件选取测试基片的三个关键设计参数(即Rto、Rbo、Hs)，保证虚焊造成的持续损伤不达到报废标准以起到改善产品良率的作用。所述检测通腔的上开口半径Rto的范围为500μm到900μm。所述检测通腔的下开口半径Rbo的范围为300μm到500μm。所述检测通腔的高度Hs的范围为300μm到500μm，上开口位于测试基片的上表面，下开口位于测试基片的下表面。上述Rto、Rbo、Hs的取值，可以在具体设计时结合实际限制条件选择满足Hs-Hrs-F1(Rnw，Rto，Rbo，Hs)>0且F2[Rrs，F1(Rnw，Rto，Rbo，Hs)]<0.548*(Rrs)下的Rto，Rbo，Hs的最优解。该专利技术可根据Hrs、Rrs、Rnw、Rto、Rbo、Hs等参数值计算并判断当前浮动基片的设计是否会造成连续的焊球损伤；也可以利用已知的球珊阵列封装关键参数Hrs、Rrs、Rnw，并在浮动基片关键设计参数Rto、Rbo、Hs在一定的边界条件下推荐最优解。本专利技术可通过各个参数值的计算判断损坏并掉落的焊球对后续焊球的影响是重复的还是单一的。一种利用浮动基座基片进行芯片半导体测试的方法，其特征在于：将待测产品放在测试基片上，在测试压力的作用下，待测产品的焊球从检测通腔的上开口处进入到检测通腔内，通过基座使测试探针接触焊球，进行电性能检测。在因虚焊缺陷导致的焊球脱落后，通过挤压使脱落至所述检测通腔下开口处的焊球发生变形。可以通过所述电性能检测发现在待测产品的焊球与变形的虚焊缺陷无接触时，判断待测产品的焊球为正常焊球。可以通过所述电性能检测发现在待测产品的焊球与变形的虚焊缺陷接触但形成不超过正常焊球投影面积一定百分比的损伤面时，判断待测产品的焊球为正常焊球。可以通过所述电性能检测发现在待测产品的焊球与变形的虚焊缺陷接触且形成超过正常焊球投影面积一定百分比的损伤面时，判断待测产品的焊球达到报废标准。在待测产品的焊球与变形的虚焊缺陷无接触时，若令变形的虚焊缺陷的高度Hx＝F1(Rnw，Rto，Rbo，Hs)，则当满足Hs–Hrs–Hx＝Hs-Hrs-F1(Rnw，Rto，Rbo，Hs)>0时，可以判断变形的虚焊缺陷不会在后续的测试造成持续的焊球损坏。在待测产品的焊球与变形的虚焊缺陷接触并形成损伤面时，若损伤面的面积不超过正常焊球投影面积的一定百分比，即(Rda)2/(Rrs)2小于一定百分比时，即使造成连续损伤，后续损伤的焊球也不会达到封装后道检测的报废标准。当满足0.548*(Rrs)-F2[Rrs，F1(Rnw，Rto，Rbo，Hs)]>0时，可以判断即使造成连续损伤，后续损伤的焊球也不会本文档来自技高网...

【技术保护点】
1.一种用于芯片半导体测试的浮动基座基片，其特征在于，至少包括：一个测试基片，设置有至少一个检测通腔，每个检测通腔的上开口半径大于下开口半径，所述检测通腔用于容纳待检测产品的焊球；至少一个采用弹性伸缩杆结构的测试探针，测试探针的顶部可伸入对应的检测通腔的下开口处在检测通腔内上下移动；一个基座，用于固定测试探针，所述基座在测试探针的带动下上下移动。

【技术特征摘要】
1.一种用于芯片半导体测试的浮动基座基片，其特征在于，至少包括：一个测试基片，设置有至少一个检测通腔，每个检测通腔的上开口半径大于下开口半径，所述检测通腔用于容纳待检测产品的焊球；至少一个采用弹性伸缩杆结构的测试探针，测试探针的顶部可伸入对应的检测通腔的下开口处在检测通腔内上下移动；一个基座，用于固定测试探针，所述基座在测试探针的带动下上下移动。2.根据权利要求1所述的一种用于芯片半导体测试的浮动基座基片，其特征在于：所述检测通腔的第一截面为梯形，第二截面为圆形。3.根据权利要求1所述的一种用于芯片半导体测试的浮动基座基片，其特征在于：所述检测通腔的上开口位于测试基片的上表面，下开口位于测试基片的下表面。4.根据权利要求1所述的一种用于芯片半导体测试的浮动基座基片，其特征在于，所述浮动基座基片被配置为：在测试压力的作用下，从检测通腔的上开口处接纳待测产品的焊球到检测通腔内，并通过测试探针接触焊球进行电性能检测。5.根据权利要求4所述的一种用于芯片半导体测试的浮动基座基片，其特征在于，所述浮动基座基片被配置为：接纳由于虚焊缺陷导致的焊球脱落至检测通腔内，并在焊球脱落至检测通腔的下开口处后，通过挤压使脱落焊球发生变形。6.根据权利要求5所述的一种用于芯片半导体测试的浮动基座基片，其特征在于，所述浮动基座基片被配置为：在待测产品的焊球与变形的虚焊缺陷无接触时，判断待测产品的焊球为正常焊球；在待测产品的焊球与变形的虚焊缺陷接触但形成不超过正常焊球投影面积一定百分比的损伤面时，判断待测产品的焊球为正常焊球；在待测产品的焊球与变形的虚焊缺陷接触且形成超过正常焊球投影面积一定百分比的损伤面时，判断待测产品的焊球达到报废标准。7.根据权利要求6所述的一种用于芯片半导体测试的浮动基座基片，其特征在于，所述浮动基座基片被配置为：在待测产品的焊球与变形的虚焊缺陷无接触时，若令变形的虚焊缺陷的高度Hx＝F1(Rnw，Rto，Rbo，Hs)，则当满足Hs–Hrs–Hx＝Hs-Hrs-F1(Rnw，Rto，Rbo，Hs)>0时，判断变形的虚焊缺陷不会在后续的测试造成持续的焊球损坏；其中：Rnw为虚焊缺陷半径，Rto为检测通腔的上开口半径，Rbo为检测通腔的下开口半径，Hs为检测通腔的高度，Hrs为正常焊球的高度，Rrs为正常焊球的半径。8.根据权利要求6所述的一种用于芯片半导体测试的浮动基座基片，其特征在于：在待测产品的焊球与变形的虚焊缺陷接触并形成损伤面时，损伤面的面积不超过正常焊球投影面积的一定百分比，即(Rda)2/(Rrs)2小于一定百分比；其中，Rda为所述损伤面的圆形半径。9.根据权利要求8所述的一种用于芯片半导体测试的浮动基座基片，其特征在于，所述浮动基座基片被配置为：当满足0.548*(Rrs)-F2...

【专利技术属性】
技术研发人员：周凡，骆毅，高薇，邓杨琨，谭伟，
申请(专利权)人：英特尔产品成都有限公司，英特尔公司，
类型：发明
国别省市：四川,51