一种3Tr的ULP栅极驱动电路及其控制电路制造技术

本发明专利技术公开了一种3Tr的ULP栅极驱动电路及其控制电路，属于电子技术领域，本发明专利技术中，我们通过特殊的三Tr设计，将两行像素整合在一起，同时减少了一根gate走线和一个Tr开关，可以有更大的空间来增大C2电容，同时方便栅极电路的集成；通过GOA整合电路实现GOA和ULP的结合，实现窄边框和低功耗设计。对于一些反射型/半透低功耗产品，我们可以通过三Tr的特殊设计来减少低刷新频率下的漏电问题，进一步增加低频下的像素电压保持问题；在显示区外围运用整合电路将特殊的栅极驱动信号集成，实现ULP GOA的运用,从而实现窄边框高分辨率的低功耗产品运用。

【技术实现步骤摘要】
一种3Tr的ULP栅极驱动电路及其控制电路
本专利技术涉及电子电路领域，具体涉及一种3Tr的ULP栅极驱动电路及其控制电路。
技术介绍
随着人们需要的提高，特别是智能手表产品，对功耗要求的同时也非常注重外观，而低功耗产品通常栅极走线比较多，难以做到窄边框等要求。常常会因为gate走线和Tr开关的空间的占用，阻碍了电容的增容等，因此需要设计出gate走线和Tr开关更少的驱动电路。同时现有的电路设计没能将窄边框和低功耗驱动结合在一起，使得驱动电路和集成电路设计没能实现低功耗和窄边框等要求。
技术实现思路
本专利技术旨在公开一种3Tr的ULP栅极驱动电路及其控制电路，通过特殊的三Tr设计，将两行像素整合在一起，同时减少了一根gate走线和一个Tr开关，可以有更大的空间来增大C2电容，同时方便栅极电路的集成，通过GOA整合电路实现GOA和ULP的结合，实现窄边框和低功耗设计。本专利技术采取的技术方案为：一种3Tr的ULP栅极驱动电路，所述栅极驱动电路包括多级驱动单元，第n级驱动单元包括上像素模块、开关模块和下像素模块，其中n为正整数，所述开关模块分别与上像素模块和下像素模块电连接，所本文档来自技高网...

【技术保护点】
1.一种3Tr的ULP栅极驱动电路，其特征在于：所述栅极驱动电路包括多级驱动单元，第n级驱动单元包括上像素模块、开关模块和下像素模块，其中n为正整数，所述开关模块分别与上像素模块和下像素模块电连接，所述开关模块还分别与第二Gate端和Source端连接，所述上像素模块分别与第一Gate端和VCOM端连接，所述下像素模块分别与第三Gate端和VCOM端连接，其中，开关模块，用于在不同时刻分别给上像素模块和下像素模块充电；上像素模块和下像素模块，均用于配合开关模块进行交互充电和控制外部的显示区。

【技术特征摘要】
1.一种3Tr的ULP栅极驱动电路，其特征在于：所述栅极驱动电路包括多级驱动单元，第n级驱动单元包括上像素模块、开关模块和下像素模块，其中n为正整数，所述开关模块分别与上像素模块和下像素模块电连接，所述开关模块还分别与第二Gate端和Source端连接，所述上像素模块分别与第一Gate端和VCOM端连接，所述下像素模块分别与第三Gate端和VCOM端连接，其中，开关模块，用于在不同时刻分别给上像素模块和下像素模块充电；上像素模块和下像素模块，均用于配合开关模块进行交互充电和控制外部的显示区。2.根据权利要求1所述的一种3Tr的ULP栅极驱动电路，其特征在于：所述开关模块包括第二薄膜晶体管，所述第二薄膜晶体管的栅极与第二Gate端电连接，漏极分别与上像素模块和下像素模块电连接，源极与Source端连接。3.根据权利要求2所述的一种3Tr的ULP栅极驱动电路，其特征在于：所述上像素模块包括第一薄膜晶体管、第一电容和第二电容，所述第一电容和第二电容并联连接，第一电容和第二电容的一端均与VCOM端连接，另一端均与第一薄膜晶体管的漏极连接，所述第一薄膜晶体管的栅极与第一Gate端连接，源极与第二薄膜晶体管的漏极电连接。4.根据权利要求3所述的一种3Tr的ULP栅极驱动电路，其特征在于：所述下像素模块包括第三薄膜晶体管、第三电容和第四电容，所述第三电容和第四电容并联连接，第三电容和第四电容的一端均与VCOM端连接，另一端均与第三薄膜晶体管的源极连接，所述第三薄膜晶体管的栅极与第三Gate端连接，漏极与第二薄膜晶体管的漏极和第一薄膜晶体管的源极电连接。5.一种3Tr的ULP栅极驱动电路的控制电路，其特征在于：所述控制电路包括多级控制单元，第n级控制单元包括第一控制模块、第二控制模块和第三控制模块，所述第一控制模块、第二控制模块和第三控制模块之间两两电连接，所述第一控制模块与权利要求4的上像素模块电连接，所述第二控制模块与权利要...

【专利技术属性】
技术研发人员：肖亮，洪胜宝，柳发霖，李林，巫蒙，何孝金，
申请(专利权)人：信利半导体有限公司，
类型：发明
国别省市：广东,44