一种阵列基板及其制备方法、显示器技术

本发明专利技术提供了一种阵列基板及其制备方法、显示器。通过这种方法，本发明专利技术使得像素电极层、栅极图案层及掺杂型多晶硅层通过一道掩膜工艺即可形成，相比于现有技术中，像素电极层、栅极图案层及掺杂型多晶硅层的三层结构至少需要三道掩膜工艺，减少了掩膜工艺的步骤，从而减少了光罩的使用数量，降低生产成本，节省生产时间。

【技术实现步骤摘要】
一种阵列基板及其制备方法、显示器
本专利技术涉及显示
，特别是涉及一种阵列基板及其制备方法、显示器。
技术介绍
低温多晶硅(Lowtemperaturepoly-silicon，简称LTPS)，由于其具有高的电子迁移率，可以有效的减小TFT的器件的面积，从而提升像素的开口率。增大面板显示亮度的同时可以降低整体的功耗，使得面板的制造成本大幅度降低，目前已成为液晶显示领域炙手可热的技术。但是LTPS工艺复杂，阵列基板阵列成膜的膜层较多，一般需要10层甚至是更多的层别结构，从而导致使用的光罩数量较多，这样较多的光罩数量，增加了光照成本、物料和运营成本，且导致生产时间较长。
技术实现思路
本专利技术主要是提供一种阵列基板及其制备方法、显示器，旨在解决阵列基板成膜过程中使用的光罩数量较多而成本较高的问题。为解决上述技术问题，本专利技术采用的一个技术方案是：提供一种阵列基板的制备方法，所述方法包括：通过第一道掩膜工艺在衬底基板上形成多晶硅层；形成覆盖所述多晶硅层的栅极绝缘层，并通过第二道掩膜工艺形成像素电极层、栅极图案层及掺杂型多晶硅层；形成覆盖所述栅极图案层及所述像素电极层的介电层，并通过第三道掩膜工艺形成连通所述像素电极层的第一过孔及分别连通所述掺杂型多晶硅层两端的第二过孔及第三过孔；通过第四道掩膜工艺形成源极图案层及漏极图案层，所述源极图案层通过所述第二过孔与掺杂型多晶硅层的一端连接，所述漏极图案层分别通过所述第一过孔及所述第三过孔与所述像素电极层及所述掺杂型多晶硅层的另一端连接。为解决上述技术问题，本专利技术采用的另一个技术方案是：提供一种阵列基板，所述阵列基板包括：在衬底基板上形成的掺杂型多晶硅层；覆盖所述掺杂型多晶硅层的栅极绝缘层；依次形成于所述栅极绝缘层上的像素电极层及栅极图案层；覆盖所述栅极图案层及所述像素电极层的介电层，所述介电层上形成有连通所述像素电极层的第一过孔及分别连通所述掺杂型多晶硅层两端的第二过孔及第三过孔；形成于所述介电层上的源极图案层及漏极图案层，所述源极图案层通过所述第二过孔与掺杂型多晶硅层的一端连接，所述漏极图案层分别通过所述第一过孔及所述第三过孔与所述像素电极层及所述掺杂型多晶硅层的另一端连接。为解决上述技术问题，本专利技术采用的又一个技术方案是：提供一种显示器，所述显示器包括上述的阵列基板。本专利技术的有益效果是：区别于现有技术的情况，本专利技术提供的阵列基板的制备方法包括：通过第一道掩膜工艺在衬底基板上形成多晶硅层；形成覆盖多晶硅层的栅极绝缘层，并通过第二道掩膜工艺形成像素电极层、栅极图案层及掺杂型多晶硅层；形成覆盖栅极图案层及像素电极层的介电层，并通过第三道掩膜工艺形成连通像素电极层的第一过孔及分别连通掺杂型多晶硅层两端的第二过孔及第三过孔；通过第四道掩膜工艺形成源极图案层及漏极图案层，源极图案层通过第二过孔与掺杂型多晶硅层的一端连接，漏极图案层分别通过第一过孔及第三过孔与像素电极层及掺杂型多晶硅层的另一端连接。通过这种方法，使得像素电极层、栅极图案层及掺杂型多晶硅层通过一道掩膜工艺即可形成，相比于现有技术中，像素电极层、栅极图案层及掺杂型多晶硅层的三层结构至少需要三道掩膜工艺，减少了掩膜工艺的步骤，从而减少了光罩的使用数量，降低生产成本，节省生产时间。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：图1是本专利技术提供的阵列基板的制备方法实施例的流程示意图；图2是图1中步骤S11形成的阵列基板的结构示意图；图3是图1中步骤S12的具体流程示意图；图4是图3中步骤S121～S123形成的阵列基板的结构示意图；图5是图3中步骤S124～S125形成的阵列基板的结构示意图；图6是图3中步骤S126的具体流程示意图；图7是图6中步骤S1261形成的阵列基板的结构示意图；图8是图6中步骤S1262形成的阵列基板的结构示意图；图9是图3中步骤S127的具体流程示意图；图10是图9中步骤S1271形成的阵列基板的结构示意图；图11是图9中步骤S1272形成的阵列基板的结构示意图；图12是图9中步骤S1273形成的阵列基板的结构示意图；图13是图3中步骤S128中对多晶硅层进行离子轻掺杂处理的示意图；图14是图1中步骤S13形成的阵列基板的结构示意图；图15是图1中步骤S14形成的阵列基板的结构示意图；图16是图1中步骤S15形成的阵列基板的结构示意图；图17是图1中步骤S16形成的阵列基板结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。参阅图1，图1是本专利技术提供的阵列基板的制备方法实施例的流程示意图，本实施例的方法可具体包括：S11：通过第一道掩膜工艺在衬底基板上形成多晶硅层；参阅图2，图2是图1中步骤S11形成的阵列基板的结构示意图，其中，可首先采用等离子化学气相沉积法在衬底基板101上沉积非晶硅，然后对非晶硅进行脱氢处理，并采用准分子激光退火或连续横向晶化等工艺形成多晶硅，最后通过第一道掩膜工艺对多晶硅进行图案化处理，以形成所需图案的多晶硅层102。可选的，在形成多晶硅层102之前，可现在衬底基板101上沉积氧化硅或氮化硅以形成缓冲层103，然后在缓冲层103上形成上述的多晶硅层102，以防止衬底基板101上的杂质扩散并渗透至多晶硅层102，提高产品质量。可选的，衬底基板101为玻璃基板、陶瓷基板或其他基板，在此不做限定。S12：形成覆盖多晶硅层的栅极绝缘层，并通过第二道掩膜工艺形成像素电极层、栅极图案层及掺杂型多晶硅层；共同参阅图3及图4，图3是图1中步骤S12的具体流程示意图，图4是图3中步骤S121～S123形成的阵列基板的结构示意图，该步骤S12可具体包括：S121：形成覆盖多晶硅层的栅极绝缘层；具体的，可通过化学气相沉积法沉积氧化硅或氮化硅以形成覆盖多晶硅层102的栅极绝缘层104，也可以沉积以形成包括氧化硅和氮化硅两层结构的栅极绝缘层104。S122：在栅极绝缘层上依次形成层叠设置的第一导电层及第二导电层；具体的，可通过物理气象沉积法或溅射法在栅极绝缘层104上依次形成层叠设置的第一导电层105及第二导电层106，可选的，该第一导电层105的材料为钼、铝或铜，第二导电层106的材料为ITO。S123：通过第二道掩膜工艺在第二导电层上形成光阻图案层；其中，该第二道掩膜工艺的光罩201为半透光光罩，以使得在第二导电层106上形成第一光阻图案区107a及第二光阻图案区107b，也即在第二导电层106上形成的光罩图案层107包括第一光阻图案区107a及第二光阻图案区107b，且第一光阻图案区107a的厚度大于第二光阻图案区107b的厚度。具体的，半透光光罩包括不透光区201a、半透光区201b及完全透光区201c，当在第二导电层106上涂布一层光阻后，通过半透本文档来自技高网...

【技术保护点】
1.一种阵列基板的制备方法，其特征在于，所述方法包括：通过第一道掩膜工艺在衬底基板上形成多晶硅层；形成覆盖所述多晶硅层的栅极绝缘层，并通过第二道掩膜工艺形成像素电极层、栅极图案层及掺杂型多晶硅层；形成覆盖所述栅极图案层及所述像素电极层的介电层，并通过第三道掩膜工艺形成连通所述像素电极层的第一过孔及分别连通所述掺杂型多晶硅层两端的第二过孔及第三过孔；通过第四道掩膜工艺形成源极图案层及漏极图案层，所述源极图案层通过所述第二过孔与掺杂型多晶硅层的一端连接，所述漏极图案层分别通过所述第一过孔及所述第三过孔与所述像素电极层及所述掺杂型多晶硅层的另一端连接。

【技术特征摘要】
1.一种阵列基板的制备方法，其特征在于，所述方法包括：通过第一道掩膜工艺在衬底基板上形成多晶硅层；形成覆盖所述多晶硅层的栅极绝缘层，并通过第二道掩膜工艺形成像素电极层、栅极图案层及掺杂型多晶硅层；形成覆盖所述栅极图案层及所述像素电极层的介电层，并通过第三道掩膜工艺形成连通所述像素电极层的第一过孔及分别连通所述掺杂型多晶硅层两端的第二过孔及第三过孔；通过第四道掩膜工艺形成源极图案层及漏极图案层，所述源极图案层通过所述第二过孔与掺杂型多晶硅层的一端连接，所述漏极图案层分别通过所述第一过孔及所述第三过孔与所述像素电极层及所述掺杂型多晶硅层的另一端连接。2.根据权利要求1所述的方法，其特征在于，所述通过第四道掩膜工艺形成源极图案层及漏极图案层的步骤进一步包括：通过所述第四道掩膜工艺在所述介电层上形成触控电极层。3.根据权利要求2所述的方法，其特征在于，所述方法进一步包括：形成覆盖所述触控电极层、源极图案层及漏极图案层的平坦层，并通过第五道掩膜工艺形成连通所述触控电极层的第四过孔；通过第六道掩膜工艺在所述平坦层上形成连接所述触控电极层的公共电极层。4.根据权利要求1所述的方法，其特征在于，所述通过第二道掩膜工艺形成像素电极层、栅极图案层及掺杂型多晶硅层的步骤包括：在所述栅极绝缘层上依次形成层叠设置的第一导电层及第二导电层；通过第二道掩膜工艺在所述第二导电层上形成光阻图案层；对所述第一导电层及所述第二导电层进行第一次蚀刻，以形成外露所述栅极绝缘层的第一镂空区；在所述多晶硅层中与所述第一镂空区对应的位置形成离子重掺杂区；依次对所述光阻图案层进行第一次蚀刻、对所述第一导电层及所述第二导电层进行第二次蚀刻，以形成外露所述栅极绝缘层的第二镂空区；依次形成像素电极层及栅极图案层；在所述多晶硅层中与所述第二镂空区对应的位置形成离子轻掺杂区。5.根据权利要求4所述的方法，其特征在于，所述依次形成像素电极层及栅极图案层的步骤包括：对所述光阻图案层进行第二次蚀刻；对所述第二导电层进行蚀刻，以...

【专利技术属性】
技术研发人员：张鑫，肖军城，田超，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北,42