SOI基复合集成PHEMT和MOSFET的外延结构及制备方法技术

本发明专利技术公开了SOI基复合集成PHEMT和MOSFET的外延结构及制备方法，该外延结构由复合集成在同一SOI衬底上的GaAs基PHEMT和MOSFET构成；SOI基PHEMT和MOSFET结构区被InGaP腐蚀隔离层隔开；制备方法为：在SOI衬底基础上生长GaAs层，再在GaAs层上依次生长各层得到PHEMT，InGaP腐蚀隔离层在GaAs N型高掺杂盖帽层上外延生长而成；MOSFET由在InGaP腐蚀隔离层上依次外延生长而成；经过相应的外延和材料沉积工艺，可以达到单片复合集成SOI基PHEMT和MOSFET器件的目的。本发明专利技术可用于5G通讯中将功放器件和模拟器件实现单芯片集成。

Epitaxy Structure and Preparation Method of SOI-based Composite Integrated PHEMT and MOSFET

The present invention discloses the epitaxy structure and preparation method of SOI-based composite integrated PHEMT and MOSFET. The epitaxy structure consists of GaAs-based PHEMT and MOSFET integrated on the same SOI substrate; the SOI-based PHEMT and MOSFET structural regions are separated by InGaP corrosion isolation layer; and the preparation method is as follows: GaAs layer is grown on SOI substrate and then on GaAs layer. PHEMT was obtained by successive growth of each layer, and InGaP corrosion isolation layer was epitaxied on GaAs N type high doping cap layer; MOSFET was epitaxied on InGaP corrosion isolation layer in turn; through corresponding epitaxy and material deposition process, the purpose of monolithic composite integration of SOI-based PHEMT and MOSFET devices could be achieved. The invention can be used to realize single chip integration of power amplifier devices and analog devices in 5G communication.

【技术实现步骤摘要】
SOI基复合集成PHEMT和MOSFET的外延结构及制备方法
本专利技术涉及半导体器件集成
，尤其涉及SOI基复合集成PHEMT和MOSFET的外延结构及制备方法。
技术介绍
GaAs基PHEMT器件作为微波元器件具有高频、高速、高功率增益和低噪声系数的特点，因而在微波、毫米波频段有着广泛的应用，大量应用于军事、太空和民用通讯领域，如毫米波雷达、电子战、智能装备、卫星通讯和辐射天文学等。MOSFET作为一种模拟器件，被广泛应用于模拟电路和数字电路中，由于该器件具有高耐热性，可以稳定工作在较宽的温度范围内，不会造成二次击穿失效，且所需的驱动电路小、开关速度迅速，以上优势使得MOSFET广泛应用于智能手机、机电设备以及其他便携式数码电子产品中。手机的PD模块中集成有独立芯片的PHEMT器件和MOSFET器件，这样不仅增大了封装结构和电路的复杂性，也增加了功耗，人们希望能够把高速HEMT器件与模拟器件实现单芯片集成。目前，PHEMT器件主要用GaAs基衬底制备，而MOSFET器件生长在Si基衬底上，由于GaAs基衬底尺寸较小，制备复杂，价格昂贵。所以，人们希望能够将GaAs基PHEMT和MOSFET集成在同一块衬底上，形成单片集成PHEMT和MOSFET材料结构，SOI作为一种高效集成材料，在很多领域被人们具有独特结构的SOI器件能够有效的抑制体硅器件的不足，充分的发挥硅集成技术的潜力，是保证集成电路产业按照摩尔定律走势进行快速发展一大利器。SOI技术具有高性能ULSI、耐高温高压、抗福照、低压低功耗高集成度等领域具有极其广阔的发展前景,被国际上公认为21世纪的硅集成电路技术。利用SOI作为衬底，实现PHEMT和MOSFET在单个芯片中的集成是本专利技术的一个重要价值。
技术实现思路
针对上述问题中存在的不足之处，本专利技术提供一种SOI基复合集成PHEMT和MOSFET的外延结构及制备方法，以将GaAs基PHEMT和MOSFET集成在同一块SOI衬底上，实现SOI基复合集成PHEMT和MOSFET。为实现上述目的，本专利技术提供一种SOI基复合集成PHEMT和MOSFET的外延结构，该外延结构由复合集成在同一SOI衬底上的GaAs基PHEMT和MOSFET构成；所述PHEMT包括GaAs层，所述GaAs层生长在所述SOI衬底上，所述GaAs层上依次生长有GaAs缓冲层、AlGaAs沟道下势垒层、InGaAs沟道层、AlGaAs空间隔离层、平面Si掺杂层、AlGaAs势垒层和GaAsN型高掺杂盖帽层；所述GaAsN型高掺杂盖帽层上生长有用于隔开PHEMT和MOSFET的InGaP腐蚀隔离层；所述MOSFET包括SiO2层，所述SiO2层生长在所述InGaP腐蚀隔离层上，所述SiO2层上沉积有硅栅层。作为本专利技术的进一步改进，所述GaAs层包括在SOI衬底上依次生长的GaAs种子层、GaAs第一缓冲层、GaAs第二缓冲层和GaAs外延层。作为本专利技术的进一步改进，所述GaAs层的厚度小于500nm，所述GaAs缓冲层的厚度为300-500nm，所述AlGaAs沟道下势垒层的厚度为30-50nm，所述InGaAs沟道层的厚度为10-14nm，所述AlGaAs空间隔离层的厚度为2-4nm，所述平面Si掺杂层中Si的掺杂剂量为4.5x10-12cm-2，所述AlGaAs势垒层的厚度为30-60nm，所述GaAsN型高掺杂盖帽层的厚度为30-2000nm，所述GaAsN型高掺杂盖帽层中Si的掺杂浓度为2×10-18cm-3。作为本专利技术的进一步改进，所述InGaP腐蚀隔离层的厚度为3nm。作为本专利技术的进一步改进，所述SiO2层的厚度为20-100nm。本专利技术还提供一种如SOI基复合集成PHEMT和MOSFET的外延结构的制备方法，包括：步骤1、在SOI衬底生长GaAs层，在GaAs层上依次生长GaAs缓冲层、AlGaAs沟道下势垒层、InGaAs沟道层、AlGaAs空间隔离层、平面Si掺杂层、AlGaAs势垒层和GaAsN型高掺杂盖帽层形成PHEMT；步骤2、在GaAsN型高掺杂盖帽层上外延生长一层用于隔开PHEMT和MOSFET的InGaP腐蚀隔离层；步骤3、在InGaP腐蚀隔离层上外延生长SiO2层，在SiO2层上沉积硅栅层，得到MOSFET，完成SOI基复合集成PHEMT和MOSFET的外延结构的制备。作为本专利技术的进一步改进，在步骤1中，通过化学气相沉积工艺在GaAs层上依次生长GaAs缓冲层、AlGaAs沟道下势垒层、InGaAs沟道层、AlGaAs空间隔离层、平面Si掺杂层、AlGaAs势垒层和GaAsN型高掺杂盖帽层。与现有技术相比，本专利技术的有益效果为：本专利技术提供的SOI基复合集成PHEMT和MOSFET的外延结构，其在SOI衬底基础上生长GaAs层，在GaAs层上依次生长各层得到PHEMT，然后在GaAsN型高掺杂盖帽层上外延生长一层InGaP腐蚀隔离层，在InGaP腐蚀隔离层上生长MOSFET结构；经过相应的外延和材料沉积的工艺，可以达到单片复合集成SOI基PHEMT和MOSFET器件的目的；本专利技术通过对SOI基PHEMT和MOSFET材料结构的新型设计，在同一外延片结构中，既可以通过工艺实现PHEMT器件结构，也可以工艺实现MOSFET材料结构，由于材料结构的创新，使MOSFET器件和PHEMT器件可以实现了单芯片集成工艺的兼容性，因此增加了电路设计的灵活性，提升了单片电路的性能，可以实现全单片的多功能微波单片集成电路，尤其是实现手机APD模块中多项功能的单芯片集成。附图说明图1为本专利技术一种实施例公开的SOI基复合集成PHEMT和MOSFET的外延结构的结构图；图2为本专利技术一种实施例公开的GaAs层的结构图。图中：10、SOI衬底；20、PHEMT；21、GaAs层；21-1、GaAs种子层；21-2、GaAs第一缓冲层；21-3、GaAs第二缓冲层；21-4、GaAs外延层；22、GaAs缓冲层；23、AlGaAs沟道下势垒层；24、InGaAs沟道层；25、AlGaAs空间隔离层；26、平面Si掺杂层；27、AlGaAs势垒层；28、GaAsN型高掺杂盖帽层；30、MOSFET；31、SiO2层；32、硅栅层；40、InGaP腐蚀隔离层。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。下面结合附图对本专利技术做进一步的详细描述：如图1所示，本专利技术提供一种SOI基复合集成PHEMT和MOSFET的外延结构，该外延结构由复合集成在同一SOI衬底10上的GaAs基PHEMT20和MOSFET30构成，PHEMT20与MOSFET30之间设有用于将PHEMT20和MOSFET30的外延结构隔开且在腐蚀过程中起到腐蚀截止作用的InGaP腐蚀隔离层40；，本专利技术在图1中给出了1个PHEMT20和1个MOSFET30，但在实际操作过程中，经过图案化过程本文档来自技高网...

【技术保护点】
1.一种SOI基复合集成PHEMT和MOSFET的外延结构，其特征在于，该外延结构由复合集成在同一SOI衬底上的GaAs基PHEMT和MOSFET构成；所述PHEMT包括GaAs层，所述GaAs层生长在所述SOI衬底上，所述GaAs层上依次生长有GaAs缓冲层、AlGaAs沟道下势垒层、InGaAs沟道层、AlGaAs空间隔离层、平面Si掺杂层、AlGaAs势垒层和GaAs N型高掺杂盖帽层；所述GaAs N型高掺杂盖帽层上生长有用于隔开PHEMT和MOSFET的InGaP腐蚀隔离层；所述MOSFET包括SiO2层，所述SiO2层生长在所述InGaP腐蚀隔离层上，所述SiO2层上沉积有硅栅层。

【技术特征摘要】
1.一种SOI基复合集成PHEMT和MOSFET的外延结构，其特征在于，该外延结构由复合集成在同一SOI衬底上的GaAs基PHEMT和MOSFET构成；所述PHEMT包括GaAs层，所述GaAs层生长在所述SOI衬底上，所述GaAs层上依次生长有GaAs缓冲层、AlGaAs沟道下势垒层、InGaAs沟道层、AlGaAs空间隔离层、平面Si掺杂层、AlGaAs势垒层和GaAsN型高掺杂盖帽层；所述GaAsN型高掺杂盖帽层上生长有用于隔开PHEMT和MOSFET的InGaP腐蚀隔离层；所述MOSFET包括SiO2层，所述SiO2层生长在所述InGaP腐蚀隔离层上，所述SiO2层上沉积有硅栅层。2.如权利要求1所述的SOI基复合集成PHEMT和MOSFET的外延结构，其特征在于，所述GaAs层包括在SOI衬底上依次生长的GaAs种子层、GaAs第一缓冲层、GaAs第二缓冲层和GaAs外延层。3.如权利要求1所述的SOI基复合集成PHEMT和MOSFET的外延结构，其特征在于，所述GaAs层的厚度小于500nm，所述GaAs缓冲层的厚度为300-500nm，所述AlGaAs沟道下势垒层的厚度为30-50nm，所述InGaAs沟道层的厚度为10-14nm，所述AlGaAs空间隔离层的厚度为2-4nm，所述平面Si掺杂层中Si的掺杂剂量为4.5x10-12cm-2，所述AlGaAs势垒层的厚度为30-60nm，所述GaAsN型高掺杂盖帽层...

【专利技术属性】
技术研发人员：代京京，王智勇，兰天，李颖，
申请(专利权)人：北京工业大学，
类型：发明
国别省市：北京,11