具有HKMG的半导体集成电路制造技术

本发明专利技术公开了一种具有HKMG的半导体集成电路，包括：半导体器件形成于FDSOI衬底结构上，HKMG的功函数层的功函数大小趋于所述顶部半导体层的禁带宽度中间值；FDSOI衬底结构具有半导体器件的阈值电压的调节结构。半导体器件的阈值电压的调节结构包括反型沟道掺杂结构和施加衬底偏压结构。通过半导体器件的阈值电压的调节结构对半导体器件的阈值电压进行调节，抵消功函数层对所述半导体器件的阈值电压的影响，并形成阈值电压符合要求的半导体器件。本发明专利技术能使PMOS管和NMOS管的HKMG的结构统一，能消除PMOS管和NMOS管的HKMG不同时所产生的金属栅边界效应。

【技术实现步骤摘要】
具有HKMG的半导体集成电路
本专利技术涉及一种半导体集成电路，特别涉及一种具有HKMG的半导体集成电路。
技术介绍
HKMG具有高介电常数(HK)的栅介质层以及金属栅(MG)，故本领域中通常缩写为HKMG。如图1所示，是现有具有HKMG的SRAM的半位单元结构的版图；如图2所示，是现有沿图1中的AA线的两个相邻的第一PMOS管302和第二NMOS管301的剖面结构图，现有具有HKMG的SRAM的SRAM的单元结构中包括两个相邻的共用金属栅109的第一PMOS管302和第二NMOS管301，第一PMOS管302的HKMG包括栅介质层和金属栅109，在所述栅介质层和所述金属栅109之间具有第一功函数层106和第二功函数层107，所述第一功函数层106为第一PMOS管302的功函数层；所述第二功函数层107为第二NMOS管301的功函数层。所述栅介质层和所述金属栅109都延伸到第二NMOS管301的形成区域中并同时为所述第一PMOS管302和所述第二NMOS管301共用。所述第一功函数层106仅位于所述第一PMOS管302的形成区域中。所述第二功函数层107叠加在所述第一功函数层106的表面并横向延伸到所述第二NMOS管301的形成区域中。通常，所述第一功函数层106为的材料为TiN，所述第二功函数层107为的材料为TiAl，所述金属栅109的材料为Al或W。在半导体衬底上形成有通过浅沟槽场氧101隔离出来的有源区，所述第一PMOS管302对应的第一有源区102和所述第二NMOS管301对应的第二有源区103相邻。所述第一有源区102中被所述HKMG所覆盖的区域形成有第一沟道区且所述第一沟道区的表面用于形成所述第一PMOS管302的沟道。所述第二有源区103中被所述HKMG所覆盖的区域形成有第二沟道区且所述第二沟道区的表面用于形成所述第二NMOS管301的沟道。所述栅介质层包括高介电常数层104。通常，所述高介电常数层104的材料包括二氧化硅，氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物。所述栅介质层还包括界面层，所述界面层位于所述高介电常数层104和半导体衬底之间。通常，所述界面层的材料包括氧化硅。所述栅介质层还包括第一阻障层105，所述第一阻障层105位于所述高介电常数层104和所述第一功函数层106之间。所述第一阻障层105的材料包括金属氮化物。通常，组成所述第一阻障层105的金属氮化物包括氮化钛或氮化钽。在所述第二功函数层107和所述金属栅109之间还具有第二阻障层108。通常，所述第二阻障层108的材料为TiN或TaN，这里的TiN或TaN的意思包括所述第二阻障层108为TiN的单层或所述第二阻障层108为TaN的单层或所述第二阻障层108为TiN叠加TaN的双层结构。由图2所示，所述第一PMOS管302对应的具有HKMG的栅极结构201的叠层结构包括：所述高介电常数层104、所述第一阻障层105、所述第一功函数层106、所述第二功函数层107、所述第二阻障层108和所述金属栅109。所述第二NMOS管301对应的具有HKMG的栅极结构202的叠层结构包括：所述高介电常数层104、所述第一阻障层105、所述第二功函数层107、所述第二阻障层108和所述金属栅109。图1的版图中显示了SRAM的一个位(bit)的单元结构的一半电路图即简称为半位单元结构的版图，在图1中还显示了一个第三NMOS管303。两个对称的图1所示的半位单元结构组成一个完整位单元结构。目前28nmHKMG中,使用先HK即HKfirst+后MG即MGlast制程工艺,主要是材料与制程这两者会令组件的功函数(workfunction，WF)层产生改变,进而影响组件特性.业界针对N管组件(PD)即NMOS管与P管组件(PU)即PMOS管的HKMG材料选择上，N管组件的功函数层为TiAl，P管的功函数层为TiN。在HKMG整体制程过程,Al在后续热处理中容易扩散，会直接性地的改变或是影响组件的特性.尤其是SRAM区域,因为其组件密度高,N管组件与P管组件的相邻空间特别小并且共同使用一个闸极即栅极也即金属栅,导致SRAM组件更是是容易受影响.HKMG工艺,目前有两种做法：第一种方法为：N管组件与P管组件分别生成处理功函数(workfunction，WF)层(layer),此种方式是制程复杂与成本高。第二种方法为：先长成P管组件的workfunction层,再长成N管组件的workfunction层,此种方式较有竞争性与制程速度快,实施是先全面长成P管组件的workfunction层,再将N管组件位置上形成的P管组件的workfunction层给刻蚀掉,再长成N管组件的workfunction层,此时在静态随机存取内存区域因为N管组件即PD与P管组件即PU共享同一个闸极,且距离非常接近,所以金属栅的Al元素为因为温度效应而横向迁移,影响P管组件的workfunction层,使其电性受改变；这种PD和PU的边界处，金属栅的Al元素为因为温度效应而横向迁移到PU的workfunction层使PU的电性改变的效应也称为金属栅边界效应。现有具有HKMG的半导体集成电路通常同时集成了逻辑电路和SRAM，为例实现良好的PMOS管和NMOS管的阈值电压(Vt)调节，功函数层的功函数值通常取半导体衬底材料的带边值，如：所述第一功函数层106即PMOS管的功函数层的功函数的大小通常取为趋于半导体衬底材料如硅的价带；所述第二功函数层107即NMOS管的功函数层的功函数的大小通常取为趋于半导体衬底材料如硅的导带。而PMOS管和NMOS管的功函数层的分开设置则又无法避免上述的金属栅边界效应。
技术实现思路
本专利技术所要解决的技术问题是提供一种具有HKMG的半导体集成电路，能消除金属栅边界效应的影响。为解决上述技术问题，本专利技术提供的具有HKMG的半导体集成电路包括：FDSOI衬底结构，所述FDSOI衬底包括底部半导体层，埋氧层和顶部半导体层，所述埋氧层形成于所述底部半导体层表面，所述顶部半导体层形成于所述埋氧层表面。半导体集成电路包括多个半导体器件，所述半导体器件形成于所述顶部半导体层上，所述半导体器件的栅极结构为HKMG，所述HKMG包括栅介质层和金属栅，所述栅介质层包括高介电常数层，在所述栅介质层和所述金属栅之间具有功函数层，所述功函数层的功函数大小趋于所述顶部半导体层的禁带宽度中间值。所述功函数层的功函数取趋于所述顶部半导体层的禁带宽度中间值会对所述半导体器件的阈值电压产生增加的影响。所述FDSOI衬底结构中具有所述半导体器件的阈值电压的调节结构，所述半导体器件的阈值电压的调节结构包括反型沟道掺杂结构和施加衬底偏压结构，通过所述半导体器件的阈值电压的调节结构对所述半导体器件的阈值电压的调节抵消所述功函数层对所述半导体器件的阈值电压的影响并形成阈值电压符合要求的所述半导体器件。进一步的改进是，所述半导体集成电路中的所述半导体器件包括PMOS管和NMOS管，所述PMOS管和所述NMOS管都采用相同的所述HKMG，通过相同的所述HKMG消除所述PMOS管和所述NMOS管的功函数层不同时所产生的金属栅本文档来自技高网...

【技术保护点】
1.一种具有HKMG的半导体集成电路，其特征在于，包括：FDSOI衬底结构，所述FDSOI衬底包括底部半导体层，埋氧层和顶部半导体层，所述埋氧层形成于所述底部半导体层表面，所述顶部半导体层形成于所述埋氧层表面；半导体集成电路包括多个半导体器件，所述半导体器件形成于所述顶部半导体层上，所述半导体器件的栅极结构为HKMG，所述HKMG包括栅介质层和金属栅，所述栅介质层包括高介电常数层，在所述栅介质层和所述金属栅之间具有功函数层，所述功函数层的功函数大小趋于所述顶部半导体层的禁带宽度中间值；所述功函数层的功函数取趋于所述顶部半导体层的禁带宽度中间值会对所述半导体器件的阈值电压产生增加的影响；所述FDSOI衬底结构中具有所述半导体器件的阈值电压的调节结构，所述半导体器件的阈值电压的调节结构包括反型沟道掺杂结构和施加衬底偏压结构，通过所述半导体器件的阈值电压的调节结构对所述半导体器件的阈值电压的调节抵消所述功函数层对所述半导体器件的阈值电压的影响并形成阈值电压符合要求的所述半导体器件。

【技术特征摘要】
1.一种具有HKMG的半导体集成电路，其特征在于，包括：FDSOI衬底结构，所述FDSOI衬底包括底部半导体层，埋氧层和顶部半导体层，所述埋氧层形成于所述底部半导体层表面，所述顶部半导体层形成于所述埋氧层表面；半导体集成电路包括多个半导体器件，所述半导体器件形成于所述顶部半导体层上，所述半导体器件的栅极结构为HKMG，所述HKMG包括栅介质层和金属栅，所述栅介质层包括高介电常数层，在所述栅介质层和所述金属栅之间具有功函数层，所述功函数层的功函数大小趋于所述顶部半导体层的禁带宽度中间值；所述功函数层的功函数取趋于所述顶部半导体层的禁带宽度中间值会对所述半导体器件的阈值电压产生增加的影响；所述FDSOI衬底结构中具有所述半导体器件的阈值电压的调节结构，所述半导体器件的阈值电压的调节结构包括反型沟道掺杂结构和施加衬底偏压结构，通过所述半导体器件的阈值电压的调节结构对所述半导体器件的阈值电压的调节抵消所述功函数层对所述半导体器件的阈值电压的影响并形成阈值电压符合要求的所述半导体器件。2.如权利要求1所述的具有HKMG的半导体集成电路，其特征在于：所述半导体集成电路中的所述半导体器件包括PMOS管和NMOS管，所述PMOS管和所述NMOS管都采用相同的所述HKMG，通过相同的所述HKMG消除所述PMOS管和所述NMOS管的功函数层不同时所产生的金属栅边界效应。3.如权利要求2所述的具有HKMG的半导体集成电路，其特征在于：所述半导体集成电路包括逻辑电路和SRAM。4.如权利要求3所述的具有HKMG的半导体集成电路，其特征在于：所述逻辑电路和所述SRAM中的所有的所述PMOS管和所有的所述NMOS管的HKMG都采用相同的结构。5.如权利要求4所述的具有HKMG的半导体集成电路...

【专利技术属性】
技术研发人员：徐翠芹，刘巍，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海,31