一种平面复合应变Si/SiGe CMOS器件及制备方法，选取晶向为100的N掺杂的单晶Si衬底；在衬底上外延一层Ge组分渐变的SiGe层；在SiGe层表面外延一层Si0.85Ge0.15层；光刻Si0.85Ge0.15虚拟衬底右侧区域，赝晶生长一层应变Si0.69Ge0.30C0.01层；光刻应变Si0.69Ge0.30C0.01层，在两端嵌入Si0.5Ge0.5层，采用CMP技术将器件表面平面化；赝晶生长一层应变Si层；在器件中部形成STI结构；光刻并进行离子注入形成P阱和N阱；淀积栅氧化层和NMOS多晶硅层并光刻形成NMOS栅结构；在NMOS的两端形成嵌入SiC层，进行离子注入形成源/漏区；淀积PMOS多晶硅栅，光刻多晶硅栅，利用自对准工艺形成PMOS的源/漏区。本发明专利技术在NMOS和PMOS沟道区同时采用单轴和双轴复合应变，大幅度提高载流子的移率和器件工作速度，整个器件均采用平面工艺，和已有的硅工艺兼容，可实现大规模集成。
【技术实现步骤摘要】
一种平面复合应变Si/SiGeCMOS器件及制备方法
本专利技术涉及半导体集成电路
，尤其涉及一种平面复合应变Si/SiGeCMOS器件及其制备方法。
技术介绍
随着微电子技术的高速发展，硅基集成电路的速度及性能已接近其工艺技术、材料与器件物理的极限。为支撑摩尔定理的持续发展，一种新技术—应变硅技术应运而生，应变硅器件及电路以其速度快，性能高等特点，已成为高速/高性能集成电路研究、应用的前沿与发展方向，以集成电路为代表的微电子技术已进入应变技术新时代。目前国际上在小尺寸MOS器件中采用的成熟应变硅技术是局部应变，即单轴应变技术。局部应力的引入主要通过两种方法：一种方法是通过器件表面淀积SiN薄膜在MOSFET沟道形成应变Si的DSL(DualStressLiner，双应力衬垫)；另一种是采用源漏区嵌入SiGe而形成应变Si沟道。然而采用该方法引入的应力，受到工艺条件的制约，应力的大小受到了很大限制，使得载流子的迁移率及器件的频率特性提高幅度只有10％左右。因此，从工艺技术的角度考虑，完全可以将全局应变，即双轴应力引入到小尺寸MOS器件结构中，进而可以通过合理改变器件的能带结构与材料物理参数，进一步提高器件的高频特性。该方法完全和已有的硅工艺兼容，同时兼顾工艺成本，可以满足高频SOC系统对器件性能的要求。
技术实现思路
本专利技术目的在于提供一种大幅度提高载流子迁移率、提高器件工作速度的可工作于高频的平面复合应变Si/SiGeCMOS器件及制备方法。为实现上述目的，采用了以下技术方案：本专利技术所述器件选取晶向为100的N掺杂的单晶Si衬底；在N掺杂的单晶Si衬底上外延一层Ge组分渐变的SiGe层，顶层的Ge组分为15％；在渐变SiGe层表面外延一层Si0.85Ge0.15层作为虚拟衬底；光刻Si0.85Ge0.15虚拟衬底右侧区域，并赝晶生长一层应变Si0.69Ge0.30C0.01层；光刻应变Si0.69Ge0.30C0.01层，在应变Si0.69Ge0.30C0.01层的两端嵌入Si0.5Ge0.5层，采用CMP技术对所形成的器件表面平面化；接着赝晶生长一层应变Si层；在器件中部形成STI结构；光刻并进行离子注入分别形成P阱和N阱；淀积栅氧化层和NMOS多晶硅层并光刻，形成NMOS栅结构；采用自对准工艺及嵌入式SiGe技术，在NMOS的两端形成嵌入SiC层，同时进行离子注入形成源/漏区；淀积PMOS多晶硅栅，并光刻多晶硅栅，利用自对准工艺，进行离子注入形成PMOS的源/漏区。进一步的，在NMOS器件中采用嵌入式SiC工艺，结合SiGe虚拟衬底赝晶生长的应变Si层，在沟道中同时引入了双轴和单轴的复合应变，因此进一步提高了电子的迁移率，提高了NMOS器件的频率特性；进一步的，在PMOS器件中两端，采用嵌入SiGe工艺及在SiGe虚拟衬底上赝晶生长Si0.69Ge0.30C0.01层，在埋沟层中同时引入了单轴和双轴压应变。同时，1％组分C的引入可以保证应变Si0.69Ge0.30C0.01的晶格完整性，降低载流子的传输散射，提高载流子迁移率，提高PMOS的速度及其频率特性。一种平面复合应变Si/SiGeCMOS器件制备方法，步骤如下：步骤1，选取单晶硅掺杂浓度为1015cm-3晶向为100的N型Si为初始材料，作为衬底；步骤2，在N掺杂的单晶Si衬底上的外延一层Ge组分渐变的SiGe层，顶层的Ge组分为15％；步骤3，在渐变SiGe层表面外延一层Ge组分固定为15％的Si0.85Ge0.15层作为虚拟衬底；步骤4，光刻Si0.85Ge0.15虚拟衬底右侧区域，并赝晶生长一层应变Si0.69Ge0.30C0.01层；步骤5，光刻应变Si0.69Ge0.30C0.01层，在应变Si0.69Ge0.30C0.01层的两端嵌入Si0.5Ge0.5层，并采用CMP技术，将所形成的器件表面平面化；步骤6，在步骤5形成的器件表面，赝晶生长一层应变Si层；步骤7，在器件中部形成STI结构，以实现NMOS和PMOS的隔离；步骤8，光刻并进行离子注入形成P阱；步骤9，光刻并进行离子注入形成N阱；步骤10，淀积栅氧化层；步骤11，淀积NMOS多晶硅栅，并光刻形成NMOS栅结构；步骤12，采用自对准工艺以及嵌入式SiGe技术，在NMOS的两端形成嵌入SiC层，同时进行离子注入形成源/漏区；步骤13，淀积PMOS多晶硅栅，并光刻多晶硅栅，利用自对准工艺，进行离子注入形成PMOS的源/漏区。与现有技术相比，本专利技术具有如下优点：将成熟的CMOS工艺以及“硅基应变技术”这二者有机结合，通过在NMOS和PMOS的沟道区域同时引入单轴和双轴应力来形成一种新的平面复合应变Si/SiGeCMOS新结构，沟道区复合应力的引入均可以大幅提高载流子的迁移率，从而提高器件的高频特性；尤其在PMOS沟道区，采用埋沟结构以及应变Si0.69Ge0.30C0.01层，1％C的引入可以提高晶格完整性，降低载流子的传输散射，进一步提高空穴迁移率，提高PMOS的速度及其频率特性。附图说明图1是本专利技术CMOS器件的剖面示意图。图2a—图2l为本专利技术CMOS器件的制备方法示意图。附图标号：100-N型Si衬底、101-渐变SiGe层、102-Si0.85Ge0.15虚拟衬底、103-应变Si0.69Ge0.30C0.01层、104-嵌入Si0.5Ge0.5层、105-应变Si层、106-STI结构、107-P阱、108-N阱、109-栅氧化层、110-NMOS多晶硅栅、111-嵌入SiC层、112-PMOS多晶硅栅、113-PMOS源/漏区。具体实施方式下面结合附图对本专利技术做进一步说明：如图1所示，本专利技术所述晶体管选取晶向为(100)的N掺杂的单晶Si衬底；在所述的N掺杂的单晶Si衬底上的外延一层Ge组分渐变的SiGe层，顶层的Ge组分为15％；在渐变SiGe层表面外延一层Si0.85Ge0.15层作为虚拟衬底；光刻Si0.85Ge0.15虚拟衬底右侧区域，并赝晶生长一层应变Si0.69Ge0.30C0.01层；光刻应变Si0.69Ge0.30C0.01层，在应变Si0.69Ge0.30C0.01层的两端嵌入Si0.5Ge0.5层，并采用CMP技术，将器件表面平面化；接着赝晶生长一层应变Si层；在器件中部形成STI结构；光刻并进行离子注入分别形成P阱和N阱；淀积栅氧化层和NMOS多晶硅层并光刻形成NMOS栅结构；采用自对准工艺以及嵌入式SiGe技术，在NMOS的两端形成嵌入SiC层，同时进行离子注入形成源/漏区；淀积PMOS多晶硅栅，并光刻多晶硅栅，利用自对准工艺，进行离子注入形成PMOS的源/漏区。一种平面复合应变Si/SiGeCMOS器件制备方法，制备步骤如下：步骤1，N掺杂的Si衬底100，如图2a所示；选取单晶硅掺杂浓度为1015cm-3晶向为(100)的N型Si为初始材料，作为衬底；步骤2，在N掺杂的单晶Si衬底上的外延一层Ge组分渐变的SiGe层101，如图2b所示，顶层的Ge组分为15％；步骤3，在渐变SiGe层表面外延一层Ge组分固定为15％的Si0.85Ge0.15层102作为虚拟衬底，如图2c所示；步骤4，采用Mask1，光刻Si0.85Ge本文档来自技高网...
【技术保护点】
1.一种平面复合应变Si/SiGe CMOS器件，其特征在于：所述器件选取晶向为100的N掺杂的单晶Si衬底；在N掺杂的单晶Si衬底上外延一层Ge组分渐变的SiGe层，顶层的Ge组分为15％；在渐变SiGe层表面外延一层Si0.85Ge0.15层作为虚拟衬底；光刻Si0.85Ge0.15虚拟衬底右侧区域，并赝晶生长一层应变Si0.69Ge0.30C0.01层；光刻应变Si0.69Ge0.30C0.01层，在应变Si0.69Ge0.30C0.01层的两端嵌入Si0.5Ge0.5层，采用CMP技术对所形成的器件表面平面化；接着赝晶生长一层应变Si层；在器件中部形成STI结构；光刻并进行离子注入分别形成P阱和N阱；淀积栅氧化层和NMOS多晶硅层并光刻，形成NMOS栅结构；采用自对准工艺及嵌入式SiGe技术，在NMOS的两端形成嵌入SiC层，同时进行离子注入形成源/漏区；淀积PMOS多晶硅栅，并光刻多晶硅栅，利用自对准工艺，进行离子注入形成PMOS的源/漏区。
【技术特征摘要】
1.一种平面复合应变Si/SiGeCMOS器件，其特征在于：所述器件选取晶向为100的N掺杂的单晶Si衬底；在N掺杂的单晶Si衬底上外延一层Ge组分渐变的SiGe层，顶层的Ge组分为15％；在渐变SiGe层表面外延一层Si0.85Ge0.15层作为虚拟衬底；光刻Si0.85Ge0.15虚拟衬底右侧区域，并赝晶生长一层应变Si0.69Ge0.30C0.01层；光刻应变Si0.69Ge0.30C0.01层，在应变Si0.69Ge0.30C0.01层的两端嵌入Si0.5Ge0.5层，采用CMP技术对所形成的器件表面平面化；接着赝晶生长一层应变Si层；在器件中部形成STI结构；光刻并进行离子注入分别形成P阱和N阱；淀积栅氧化层和NMOS多晶硅层并光刻，形成NMOS栅结构；采用自对准工艺及嵌入式SiGe技术，在NMOS的两端形成嵌入SiC层，同时进行离子注入形成源/漏区；淀积PMOS多晶硅栅，并光刻多晶硅栅，利用自对准工艺，进行离子注入形成PMOS的源/漏区。2.权利1所述的一种平面复合应变Si/SiGeCMOS器件，其特征在于：在NMOS器件中采用嵌入式SiC工艺，结合SiGe虚拟衬底赝晶生长的应变Si层，在沟道中同时引入了双轴和单轴的复合应变。3.权利1所述的一种平面复合应变Si/SiGeCMOS器件，其特征在于：在PMOS器件中两端，采用嵌入SiGe工艺及在SiGe虚拟衬底上赝晶生长Si0...
【专利技术属性】
技术研发人员：周春宇，钟宇霄，王冠宇，蒋巍，马明，董希言，
申请(专利权)人：燕山大学，
类型：发明
国别省市：河北,13
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。