FINFET器件及其制造方法技术

一种半导体器件包括P型场效应晶体管(PFET)和NFET。PFET包括设置在衬底中的N阱、设置在N阱上方的第一鳍结构、设置在N阱上方的第一衬垫层以及设置在第一衬垫层上方的第二衬垫层。第一衬垫层和第二衬垫层包括不同的材料。NFET包括设置在衬底中的P阱、设置在P阱上方的第二鳍结构、设置在P阱上方的第三衬垫层。第三衬垫层和第二衬垫层包括相同的材料。本发明专利技术实施例涉及FINFET器件及其制造方法。

【技术实现步骤摘要】
FINFET器件及其制造方法
本专利技术实施例涉及FINFET器件及其制造方法。
技术介绍
为了追求更高的器件密度、更高的性能和更低的成本，半导体产业已经发展到纳米技术工艺节点。随着这种进展的发生，来自制造和设计问题的挑战已经导致诸如鳍式场效应晶体管(FinFET)器件的三维设计的发展。利用从衬底延伸的薄的“鳍”(或鳍状结构)制造典型的FinFET器件。鳍通常包括硅并形成晶体管器件的主体。在这个垂直的鳍中形成晶体管的沟道。在鳍上方(例如，包裹在鳍周围)提供栅极。这种类型的栅极允许更好地控制沟道。FinFET器件的其他优势包括降低的短沟道效应和较高的电流。然而，传统FinFET器件仍然可能具有特定的缺陷。例如，用于传统的FinFET器件的浅沟槽隔离(STI)衬垫还没有配置为优化FinFET器件的性能。因此，尽管现有的FinFET器件及其制造通常已经足够用于其预期的目的，但是还没有在各个方面完全令人满意。
技术实现思路
根据本专利技术的一些实施例，提供了一种半导体器件，包括：P型场效应晶体管(PFET)，包括：N阱，设置在衬底中；隔离结构，设置在所述N阱上方；第一鳍结构，设置在所述N阱上方，其中，所述第一鳍结构包括下部区段和设置在所述下部区段上方的上部区段，并且其中，所述下部区段设置在所述隔离结构的上表面下方；第一衬垫层，设置在所述N阱上方和所述第一鳍结构的下部区段的侧壁上；以及第二衬垫层，设置在所述第一衬垫层上方，其中，所述第一衬垫层和所述第二衬垫层包括不同的材料；以及N型场效应晶体管(NFET)，包括：P阱，设置在所述衬底中；隔离结构，设置在所述P阱上方；第二鳍结构，设置在所述P阱上方，其中，所述第二鳍结构包括下部区段和设置在所述下部区段上方的上部区段，并且其中，所述下部区段设置在所述隔离结构的上表面下方；以及第三衬垫层，设置在所述P阱上方和所述第二鳍结构的下部区段的侧壁上，其中，所述第三衬垫层和所述第二衬垫层包括相同的材料。根据本专利技术的另一些实施例，提供了一种FinFET器件，包括：P型场效应晶体管(PFET)，包括：N阱，形成在衬底中，其中，所述N阱包括第一部分和突出于所述第一部分的第二部分；第一半导体层，位于所述N阱的第二部分上方，其中，所述第一半导体层包括硅锗，并且其中，所述N阱的第二部分和所述第一半导体层是所述P型场效应晶体管的第一鳍结构的部分；第一衬垫层，位于所述N阱的第一部分上方和所述N阱的第二部分的侧壁上方，但不位于所述第一半导体层上方，其中，所述第一衬垫层包括防止所述硅锗被氧化的材料；以及第二衬垫层的第一区段，位于所述第一衬垫层上方，其中，所述第二衬垫层包括对硅产生应力的材料；以及N型场效应晶体管(NFET)，包括：P阱，形成在所述衬底中，其中，所述P阱包括第一部分和突出于所述第一部分的第二部分；第二半导体层，位于所述P阱的第二部分上方，其中，所述第二半导体层包括硅，并且其中，所述P阱的第二部分和所述第二半导体层是所述N型场效应晶体管的第二鳍结构的部分；以及所述第二衬垫层的第二区段，位于所述P阱的第一部分上方和所述P阱的第二部分的侧壁上，但不位于所述第二半导体层上方。根据本专利技术的又一些实施例，还提供了一种制造半导体器件的方法，所述方法包括：在N阱上方形成第一半导体层；在P阱上方形成第二半导体层；实施图案化工艺以形成第一鳍结构和第二鳍结构，其中，所述第一鳍结构包括所述第一半导体层的部分和所述N阱的部分，并且所述第二鳍结构包括所述第二半导体层的部分和所述P阱的部分；在所述第一鳍结构、所述N阱、所述第二鳍结构和所述P阱上方形成第一衬垫层；选择性地去除所述第一衬垫层，从而去除形成在所述第二鳍结构和所述P阱上方的所述第一衬垫层，其中，形成在所述第一鳍结构和所述N阱上方的所述第一衬垫层的剩余部分不受选择性地去除的影响；以及在选择性地去除所述第一衬垫层之后，在所述第二鳍结构、所述P阱和所述第一衬垫层的剩余部分上方形成第二衬垫层，其中，所述第二衬垫层和所述第一衬垫层具有不同的材料组成。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1是示例性FinFET器件的立体图。图2至图17是根据本专利技术的各个实施例的在不同制造阶段处的FinFET器件的截面侧视图。图18是根据本专利技术的实施例的用于制造FinFET器件的方法的流程图。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。例如，如果翻转附图中的器件，则描述为在其他元件或特征“下方”或“下面”的元件将定向为在其他元件或部件“之上”。因此，示例性术语“在...下面”可以包括之上和下面的方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。本专利技术涉及，但不限于，鳍式场效应晶体管(FinFET)器件。FinFET器件例如可以是包括P型金属氧化物半导体FinFET器件和N型金属氧化物半导体FinFET器件的互补金属氧化物半导体(CMOS)器件。下面的公开将继续利用一个或多个FinFET实例以示出本专利技术的各个实施例。然而，应该理解，除非另有明确说明，否则该应用不应限制于特定类型的器件。FinFET器件的使用在半导体产业已经越来越受欢迎。参考图1，示出示例性FinFET器件50的立体图。FinFET器件50是构建在衬底(诸如块状衬底)上方的非平面多栅极晶体管。薄的含硅“鳍状”结构(在下文中称为“鳍”)形成FinFET器件50的主体。鳍沿着图1所示的X方向延伸。鳍具有沿着与X方向正交的Y方向测量的鳍宽度W鳍。FinFET器件50的栅极60包裹在该鳍周围，例如包裹在鳍的顶面和相对的侧壁表面周围。因此，在与X方向和Y方向都正交的Z方向上，栅极60的部分位于鳍上方。LG表示在X方向上测量的栅极60的长度(或宽度，取决于视角)。栅极60可以包括栅电极组件60A和栅极介电组件60B。栅极介电组件60B具有在Y方向上测量的厚度tox。栅极60的部分位于诸如浅沟槽隔离(STI)的介电隔离结构上方。FinFET器件50的源极70和漏极80形成在位于栅极60的相对侧上的鳍的延伸件中。鳍的由栅极60包裹环绕的部分用作FinFET器件50的沟道。由鳍的尺寸确定FinFET器件50的有效沟道长本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：P型场效应晶体管(PFET)，包括：N阱，设置在衬底中；隔离结构，设置在所述N阱上方；第一鳍结构，设置在所述N阱上方，其中，所述第一鳍结构包括下部区段和设置在所述下部区段上方的上部区段，并且其中，所述下部区段设置在所述隔离结构的上表面下方；第一衬垫层，设置在所述N阱上方和所述第一鳍结构的下部区段的侧壁上；以及第二衬垫层，设置在所述第一衬垫层上方，其中，所述第一衬垫层和所述第二衬垫层包括不同的材料；以及N型场效应晶体管(NFET)，包括：P阱，设置在所述衬底中；隔离结构，设置在所述P阱上方；第二鳍结构，设置在所述P阱上方，其中，所述第二鳍结构包括下部区段和设置在所述下部区段上方的上部区段，并且其中，所述下部区段设置在所述隔离结构的上表面下方；以及第三衬垫层，设置在所述P阱上方和所述第二鳍结构的下部区段的侧壁上，其中，所述第三衬垫层和所述第二衬垫层包括相同的材料。

【技术特征摘要】
2017.04.27 US 62/490,839;2017.10.05 US 15/725,5441.一种半导体器件，包括：P型场效应晶体管(PFET)，包括：N阱，设置在衬底中；隔离结构，设置在所述N阱上方；第一鳍结构，设置在所述N阱上方，其中，所述第一鳍结构包括下部区段和设置在所述下部区段上方的上部区段，并且其中，所述下部区段设置在所述隔离结构的上表面下方；第一衬垫层，设置在所述N阱上方和所述第一鳍结构的下部区段的侧壁上；以及第二衬垫层，设置在所述第一衬垫层上方，其中，所述第一衬垫层和所述第二衬垫层包括不同的材料；以及N型场效应晶体管(NFET)，包括：P阱，设置在所述衬底中；隔离结构，设置在所述P阱上方；第二鳍结构，设置在所述P阱上方，其中，所述第二鳍结构包括下部区段和设置在所述下部区段上方的上部区段，并且其中，所述下部区段设置在所述隔离结构的上表面下方；以及第三衬垫层，设置在所述P阱上方和所述第二鳍结构的下部区段的侧壁上，其中，所述第三衬垫层和所述第二衬垫层包括相同的材料。2.根据权利要求1所述的半导体器件，其中：所述第一鳍结构包括硅锗层；所述第二鳍结构包括硅层；所述第一衬垫层包括配置为防止所述硅锗层被氧化的材料；以及所述第二衬垫层包括配置为对所述N型场效应晶体管提供应力的材料。3.根据权利要求2所述的半导体器件，其中：所述第一衬垫层包括含氮化物的材料；所述第二衬垫层包括含氧化物的材料；以及所述第三衬垫层包括含氧化物层的材料。4.根据权利要求3所述的半导体器件，其中：所述第一衬垫层包括氮化硅；以及所述第二衬垫层和所述第三衬垫层均包括氧化硅。5.根据权利要求2所述的半导体器件，其中：所述第一衬垫层和所述第二衬垫层的任何部分都不设置在所述硅锗层的侧壁上；以及所述第三衬垫层的任何部分都不设置在所述硅层的侧壁上。6.根据权利要求1所述的半导体器件，其中：所述第一衬垫层的部分设置在所述N阱的侧面上；以及所述第二衬垫层的部分设置在所述P阱的侧面上。7.根据权利要求1所述的半导体器件，其中，所述隔离结构包括浅沟槽隔离(ST...

【专利技术属性】
技术研发人员：郑铭龙，林彦君，林大文，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71