一种用于在铜箔上减蚀法制作精细线路后半埋嵌线路方法技术

本发明专利技术公开了一种用于在铜箔上减蚀法制作精细线路后半埋嵌线路方法，包括以下步骤：S01，制作铜箔载体且在铜箔上控深蚀刻电路；S02，蚀刻覆铜板制作内层芯板；S03，对内层芯板及铜箔载体冲定位孔；S04，将蚀刻后的铜箔载体，内层芯板进行棕化处理；S05，送入压机进行压合；S06，拆掉铜箔载体上的硬度支撑层；S07，对板子进行钻孔，钻孔后烘板；S08，送入沉铜电镀线先除胶再沉铜电镀；S09，依次进行贴感光干膜→曝光→显影→蚀刻线路；S10，用自动光学检测仪扫描外层线路是否有开短路；S11，印绿油再进行表面处理。本发明专利技术提供的一种用于在铜箔上减蚀法制作精细线路后半埋嵌线路方法，使线路变得更加精细，可实现在相同面积上制作更多线路与减少线路串扰的功效。

A method for making semi embedded line after fine line etching on copper foil

The invention discloses a method for making the rear Half-embedded circuit of fine line on copper foil by erosion reduction method, which includes the following steps: S01, making copper foil carrier and controlling deep etching circuit on copper foil; S02, making inner core plate by etching copper clad plate; S03, punching and locating holes on inner core plate and copper foil carrier; S04, making etched copper foil carrier; Carrier, inner core plate for browning treatment; S05, feed into the press for pressing; S06, remove the hardness support layer on the copper foil carrier; S07, drill holes on the plate, then bake the plate; S08, feed into the copper plating wire, first remove glue and then deposit copper plating; S09, paste the sensitized dry film exposure development etching line in turn; S10; The outer circuit is scanned by an automatic optical detector to see if there is an open or short circuit, and the surface of the printed green oil is treated by S11. The invention provides a method for making the back half embedded line of fine line by the erosion reduction method on copper foil, which makes the line more fine and can realize the effect of making more lines on the same area and reducing the crosstalk of lines.

【技术实现步骤摘要】
一种用于在铜箔上减蚀法制作精细线路后半埋嵌线路方法
本专利技术涉及一种用于在铜箔上减蚀法制作精细线路后半埋嵌线路方法，属于印制线路板领域。
技术介绍
目前PCB的类型有多层板，其制作流程为“在CCL(覆铜板)上制作内层线路→将各个内层CCL(覆铜板)+PP(半固化片)+铜箔压合为一体→在压合体上钻孔或镭射钻孔→沉铜电镀→在压合体的电镀后的铜箔上再次制作线路”,根据层数反复上述流程→印绿油→表面处理。制作流程中铜箔位于压合体的外侧，多层板使用的铜箔厚度大多为为1oz(35um)，Hoz(17um)。但此流程中铜箔在经过沉铜电镀流程后铜层变厚，其中多层板以1oz铜箔为基铜的电镀后厚度增加到50-60um，HDI或ELIC以Hoz，Toz铜箔为基铜的电镀后厚度变为20-35um。由于铜层厚度的增加导致此流程无法制作线宽线距L和线距S小于30um的精细线路。由于铜箔在电镀后厚度增加，在蚀刻过程中蚀刻线路的侧蚀加重，线路宽度(W2)受限制，线路间距(S)变小。另外有有些技术采用更加薄的铜箔，通过控制电镀后的总铜厚度来实现制作细线路。但是薄铜不但价格昂贵，而且硬度过小，所以压合过程中需要载体以防止压合褶皱，同时这一技术会由于总铜厚度过薄而降低PCB的导热性。
技术实现思路
为解决现有技术的不足，本专利技术的目的在于克服传统电镀后的铜箔比较厚导致线路L/S受限制的缺陷，提供一种能够降低电镀的铜箔厚度的用于在铜箔上减蚀法制作精细线路后半埋嵌线路方法。为解决上述技术问题，本专利技术采用的技术方案为：一种用于在铜箔上减蚀法制作精细线路后半埋嵌线路方法，包括以下步骤：S01，制作铜箔载体且在铜箔上控深蚀刻电路，具体为：1)，准备若干张半固化片，沿着半固化片周圈方向冲好定位孔后捞去半固化片中间部分，留下闭合的半固化片框边；2)，准备与半固化片被捞去中间部分大小相同的硬度支撑层；3)，先将第一个半固化片框放在铜箔上，然后将硬度支撑层放入到第一个半固化片框边中，再然后在第一个半固化片框边上放覆盖一张半固化片，再在半固化片上放置第二个半固化片框边，再在第二个半固化片框边中放置硬度支撑层，最后将铜箔覆盖在第二个半固化片框边上；4)，将上一步得到的堆叠体放入压机压合制作铜箔载体；S02，将铜箔载体依次进行贴抗感光干膜、曝光、显影、控深蚀刻制作线路；同时覆铜板依次进行贴感光干膜、曝光、显影、蚀刻制作线路制作内层芯板；S03，对内层芯板及铜箔载体冲定位孔，之后用自动光学检测仪扫描铜箔载体及内层芯板进行开短路测试，同时用冲孔机对半固化片进行冲孔；S04，将蚀刻后的铜箔载体，内层芯板进行棕化处理；S05，将冲好孔的半固化片、内层芯板和铜箔载体内层芯板叠落热熔后体套上铆钉或套在带有铆钉的钢盘上，送入压机进行压合；S06，将S05压合好的板子扫描X-Ray，钻定位孔，按照定位孔的位置用捞机捞铣去掉半固化片框边，拆掉铜箔载体上的硬度支撑层；S07，按照S06中的定位孔位置对板子进行钻孔，钻孔后烘板；S08，将钻孔后的板子进行高压水洗，除去钻污，送入沉铜电镀线先除胶再沉铜电镀；S09，依次进行贴感光干膜→曝光→显影→蚀刻线路；S10，用自动光学检测仪扫描外层线路是否有开短路；S11，印绿油再进行表面处理。S01中，制作铜箔载体的厚度范围为1.0～1.1mm。硬度支撑层的材质包括牛皮纸。S07中钻孔的方式包括机械钻孔或者镭射钻孔。S01中蚀刻制作线路，非线路部分蚀刻去掉3/4铜厚度。S01中，半固化片框边的宽度为3英寸。线路高度为3/4铜箔厚度，保留底铜1/4厚度。本专利技术的有益效果：本专利技术打破传统的工艺流程，在铜箔上蚀刻好线路后在再与CCL，PP压合为一体，控制铜箔蚀刻深度，并将蚀刻出来的线路部分埋入PP，只保留原铜箔厚度的1/4在介质层PP表面，总铜厚度仍然比传统的工艺的铜厚度减少了3/4，但与此同时不会降低PCB的导热性能。附图说明图1到图5为本专利技术的一种用于在铜箔上减蚀法制作精细线路后半埋嵌线路方法中步骤一到步骤十一的流程示意图；图6为现有技术中传统工艺压合体的结构；图7为本专利技术生产出来的压合体的结构。下面结合附图对本专利技术作进一步描述，以下实施例仅用于更加清楚地说明本专利技术的技术方案，而不能以此来限制本专利技术的保护范围。如图1到图5所示，本专利技术为了解决现有技术中多层板的铜箔在经过沉铜电镀流程后铜层变厚，进而导致此流程无法制作线宽线距L/S<30um的精细线路，提出一种用于在铜箔上减蚀法制作精细线路后半埋嵌线路方法，包括以下步骤：步骤一，制作铜箔载体且在铜箔上制作电路，铜箔厚度无限制，应用广泛，尤其可以应用于厚铜加大厚铜线路密度，制作铜箔载体的厚度范围为1.0～1.1mm。1)，准备若干张半固化片，沿着半固化片周圈方向冲好定位孔后捞去半固化片中间部分，留下闭合的半固化片框边，半固化片框边的宽度为3英寸；2)，准备与半固化片被捞去中间部分大小相同的硬度支撑层；3)，先将第一个半固化片框放在铜箔上，然后将硬度支撑层放入到第一个半固化片框边中，再然后在第一个半固化片框边上放覆盖一张半固化片，再在半固化片上放置第二个半固化片框边，再在第二个半固化片框边中放置硬度支撑层，最后将铜箔覆盖在第二个半固化片框边上，其中硬度支撑层的材质包括牛皮纸；4)，将上一步得到的堆叠体放入压机压合制作铜箔载体；步骤二，将铜箔载依次进行贴抗感光干膜、曝光、显影、蚀刻制作线路，线路高度3/4铜箔厚度，保留底铜1/4。同时覆铜板也进行感光干膜、曝光、显影、蚀刻制作线路制作内层芯板。步骤三，对内层芯板及铜箔载体冲定位孔，之后用自动光学检测仪扫描铜箔载体及内层芯板进行开短路测试，同时用冲孔机对半固化片进行冲孔，位置、大小与芯板及铜箔载体一致。步骤四，将蚀刻后的铜箔载体，内层芯板进行棕化处理；步骤五，将冲好孔的半固化片、内层芯板和铜箔载体内层芯板和铜箔载叠落热熔后体套上铆钉或套在带有铆钉的钢盘上，送入压机进行压合；步骤六，将步骤5压合好的板子扫描X-Ray，钻定位孔，按照定位孔的位置用捞机捞铣去掉半固化片框边，拆掉铜箔载体上的硬度支撑层。步骤七，按照步骤6中的定位孔位置对板子进行钻孔，钻孔的方式包括机械钻孔或者镭射钻孔，钻孔后烘板。步骤八，将钻孔后的板子进行高压水洗，除去钻污，送入沉铜电镀线先除胶再沉铜电镀。步骤九，依次进行贴感光干膜→曝光→显影→蚀刻线路操作。根据客户要求蚀刻去除1/4面铜或选择性的保留部分线路；如果是制作HDI板或ELIC板则可以反复以上流程。步骤十，用自动光学检测仪扫描外层线路是否有开短路。步骤十一，印绿油再进行表面处理。如图6所示，传统PCB的线路是在PP层的外侧，如图7所示，本专利技术控制铜箔蚀刻深度，并将蚀刻出来的线路部分埋入PP，只保留原铜箔厚度的1/4在介质层PP表面，所以即使沉铜电镀后PP外侧的总铜厚度仍然比传统的工艺的铜厚度减少了3/4，但与此同时不会降低PCB的导热性能，(传统工艺压合体如图6，本专利技术压合体如图7)。原1oz铜箔电镀后50-60um外层线路仅能制作L/S>100um/100um的线路,但此专利技术1oz铜箔电镀后铜厚25-35um可以制作L/S<25um/25um线路。原Hoz铜箔电镀后30-50um仅能制作本文档来自技高网...

【技术保护点】
1.一种用于在铜箔上减蚀法制作精细线路后半埋嵌线路方法，其特征在于：包括以下步骤：S01，制作铜箔载体且在铜箔上控深蚀刻电路，具体为：1)，准备若干张半固化片，沿着半固化片周圈方向冲好定位孔后捞去半固化片中间部分，留下闭合的半固化片框边；2)，准备与半固化片被捞去中间部分大小相同的硬度支撑层；3)，先将第一个半固化片框放在铜箔上，然后将硬度支撑层放入到第一个半固化片框边中，再然后在第一个半固化片框边上放覆盖一张半固化片，再在半固化片上放置第二个半固化片框边，再在第二个半固化片框边中放置硬度支撑层，最后将铜箔覆盖在第二个半固化片框边上；4)，将上一步得到的堆叠体放入压机压合制作铜箔载体；S02，将铜箔载体依次进行贴抗感光干膜、曝光、显影、控深蚀刻制作线路；同时覆铜板依次进行贴感光干膜、曝光、显影、蚀刻制作线路制作内层芯板；S03，对内层芯板及铜箔载体冲定位孔，之后用自动光学检测仪扫描铜箔载体及内层芯板进行开短路测试，同时用冲孔机对半固化片进行冲孔；S04，将蚀刻后的铜箔载体，内层芯板进行棕化处理；S05，将冲好孔的半固化片、内层芯板和铜箔载叠落热熔后体套上铆钉或套在带有铆钉的钢盘上，送入压机进行压合；S06，将S05压合好的板子扫描X‑Ray，钻定位孔，按照定位孔的位置用捞机捞铣去掉半固化片框边，拆掉铜箔载体上的硬度支撑层；S07，按照S06中的定位孔位置对板子进行钻孔，钻孔后烘板；S08，将钻孔后的板子进行高压水洗，除去钻污，送入沉铜电镀线先除胶再沉铜电镀；S09，依次进行贴感光干膜→曝光→显影→蚀刻线路；S10，用自动光学检测仪扫描外层线路是否有开短路；S11，印绿油再进行表面处理。...

【技术特征摘要】
1.一种用于在铜箔上减蚀法制作精细线路后半埋嵌线路方法，其特征在于：包括以下步骤：S01，制作铜箔载体且在铜箔上控深蚀刻电路，具体为：1)，准备若干张半固化片，沿着半固化片周圈方向冲好定位孔后捞去半固化片中间部分，留下闭合的半固化片框边；2)，准备与半固化片被捞去中间部分大小相同的硬度支撑层；3)，先将第一个半固化片框放在铜箔上，然后将硬度支撑层放入到第一个半固化片框边中，再然后在第一个半固化片框边上放覆盖一张半固化片，再在半固化片上放置第二个半固化片框边，再在第二个半固化片框边中放置硬度支撑层，最后将铜箔覆盖在第二个半固化片框边上；4)，将上一步得到的堆叠体放入压机压合制作铜箔载体；S02，将铜箔载体依次进行贴抗感光干膜、曝光、显影、控深蚀刻制作线路；同时覆铜板依次进行贴感光干膜、曝光、显影、蚀刻制作线路制作内层芯板；S03，对内层芯板及铜箔载体冲定位孔，之后用自动光学检测仪扫描铜箔载体及内层芯板进行开短路测试，同时用冲孔机对半固化片进行冲孔；S04，将蚀刻后的铜箔载体，内层芯板进行棕化处理；S05，将冲好孔的半固化片、内层芯板和铜箔载叠落热熔后体套上铆钉或套在带有铆钉的钢盘上，送入压机进行压合；S06，将S05压合好的板子扫描X-Ray，钻定位孔，按照定位孔的位置用捞机捞铣去掉半固化...

【专利技术属性】
技术研发人员：乔迪克森，莫锡焜，吴传林，唐子全，吴昌夏，
申请(专利权)人：沪士电子股份有限公司，
类型：发明
国别省市：江苏,32