印刷电路板制造用铜箔、带载体的铜箔和覆铜层叠板、以及使用它们的印刷电路板的制造方法技术

本发明专利技术的目的在于提供一种印刷电路板制造用铜箔，所述印刷电路板制造用铜箔可以在不另行需要追加的蚀刻工序的情况下、显著地降低Cu蚀刻的面内不均，其结果能抑制晶种层的缺失、电路凹痕的发生。该铜箔依次具备第一铜层、蚀刻牺牲层和第二铜层，蚀刻牺牲层的蚀刻速率相对于Cu的蚀刻速率之比r大于1.0。

Copper foil, copper foil with carrier and copper clad laminate for PCB manufacturing, and the manufacturing method of PCB using them

The aim of the present invention is to provide a copper foil for the manufacture of printed circuit boards. The copper foil for the manufacture of printed circuit boards can remarkably reduce the in-plane unevenness of Cu etching without additional etching procedures, and the result can inhibit the absence of seed layer and the occurrence of circuit indentation. The copper foil consists of the first copper layer, the etching sacrificial layer and the second copper layer in turn. The ratio of the etching rate of the etching sacrificial layer to the etching rate of Cu is greater than 1.0.

【技术实现步骤摘要】
【国外来华专利技术】印刷电路板制造用铜箔、带载体的铜箔和覆铜层叠板、以及使用它们的印刷电路板的制造方法
本专利技术涉及印刷电路板制造用铜箔、带载体的铜箔和覆铜层叠板、以及使用它们的印刷电路板的制造方法。
技术介绍
作为适于电路的微细化的印刷电路板的制造工艺，广泛采用了MSAP(改良型半加成)法。MSAP法是适于形成极微细的电路的方法，为了发挥其特征，使用带载体的极薄铜箔而进行。例如，如图4和5所示那样，在于基底基材111a上具备预浸料111b的绝缘树脂基板111(根据需要能内置下层电路111c)上，使用底漆层112将极薄铜箔110加压并密合(工序(a))，将载体(未作图示)剥离后，根据需要通过激光穿孔形成通孔113(工序(b))。接着，实施化学镀铜114(工序(c))后，通过使用干膜115的曝光和显影，用规定的图案进行掩蔽(工序(d))，实施电镀铜116(工序(e))。将干膜115去除，形成布线部分116a(工序(f))后，在它们的厚度整体上将相邻的布线部分116a,116a之间的不需要的极薄铜箔等通过蚀刻去除(工序(g))，得到以规定的图案形成的布线117。特别是，近年来，伴随着电子电路的小型轻量化，寻求电路形成性更优异的(例如能形成线/空间＝15μm以下/15μm以下的微细电路的)MSAP法用铜箔。例如，专利文献1(国际公开第2012/046804号)中公开了如下铜箔：其是将剥离层、铜箔依次层叠于JIS-B-06012-1994中规定的表面坯料山的凹凸的平均间隔Sm为25μm以上的载体上，将铜箔从载体剥离而成的，通过使用该铜箔，可以在不有损布线(wringline)的直线性的情况下进行蚀刻直至线/空间为15μm以下的极细宽度。另一方面，作为适于轻量化、小型化的印刷电路板的制造工艺，采用利用如下无芯积层法的制造方法：在支撑体(芯)表面的金属层上形成布线层，进而形成积层层后，将支撑体(芯)分离。通过上述方法制造的印刷电路板是将电路图案埋入绝缘层中的类型，因此，该工艺被称为ETS(EmbeddedTraceSubstrate)工艺。基于使用带载体的铜箔作为表面上具备金属层的支撑体用的构件的无芯积层法的、印刷电路板的制造方法的现有例如图11和12所示。图11和12所示的例子中，首先，将依次具备载体212、剥离层214和铜箔216的带载体的铜箔210层叠于预浸料等无芯支撑体218。接着，在铜箔216上形成光致抗蚀剂图案220，经过图案镀覆(电镀铜)222的形成和光致抗蚀剂图案220的剥离，形成布线图案224。然后，在图案镀覆中根据需要实施粗糙化处理等层叠前处理，形成第一布线层226。接着，如图12所示那样，为了形成积层层242，将绝缘层228、和根据需要的成为第二布线层238的晶种层的带载体的铜箔230(具备载体232、剥离层234和铜箔236)层叠，将载体232剥离，并且，通过激光等对铜箔236和其正下的绝缘层228进行开孔加工。接着，通过化学镀铜、光致抗蚀剂加工、电镀铜、光致抗蚀剂剥离和快速蚀刻(FlashEtching)等进行图案化，形成第二布线层238，根据需要重复该图案化，直至形成第n布线层240(n为2以上的整数)。然后，将无芯支撑体218与载体212一起剥离，形成积层布线板244(也称为无芯布线板)，将在第一布线层226的布线图案间露出的铜箔216、和存在的情况下的在积层层242的第n布线层240的布线图案间露出的铜箔236等通过快速蚀刻去除，形成规定的布线图案，得到印刷电路板246。现有技术文献专利文献专利文献1：国际公开第2012/046804号专利文献2：日本特开2014-63950号公报
技术实现思路
然而，MSAP法(参照图4和5)中，在形成通孔113(工序(b))后、且形成化学镀铜114(工序c))前，出于通孔底面的下层电路111c的清洁、附着于通孔周围的飞溅物的去除的目的，有时会进行微蚀刻(Cu蚀刻)。近年来，从使电路微细化的观点出发，开始期望预先使极薄铜层110的厚度比以往薄，使得前述微蚀刻后的时刻的晶种层(极薄铜箔110)成为0.3μm左右的厚度。然而，如果想要对如此减薄了的极薄铜箔110与绝缘树脂基板111的层叠体进行微蚀刻，则如图3示意性所示那样，在微蚀刻中，会由于微蚀刻的面内不均而导致有时在极薄铜箔110(晶种层)中部分产生缺失110a。因此，期望抑制这样的缺失的发生的方法。另一方面，ETS工艺中，无芯布线板制造工序中的快速蚀刻工序(参照图11和12)中，受到在露出的铜箔216上存在的微小的针孔、快速蚀刻液的被覆压力在面内的不均匀性等的影响，在第一布线层226的面内快速蚀刻的量容易变不均匀。上述情况下，如图9示意性所示那样，不仅应去除的铜箔216、就连应留下的铜电路(第一布线层226)的一部分都会被不均匀地蚀刻，会产生超过标准值的不均匀的电路凹痕226a。这样的不均匀的电路凹痕226a在印刷电路板的安装工序、可靠性试验环境下，有导致连接不良、断路等不良情况的担心。因此，提出了用于减少上述布线层的蚀刻的尝试。例如，专利文献2(日本特开2014-63950号公报)中公开了如下方案：设置由镍形成的蚀刻阻挡层，将该蚀刻阻挡层通过选择蚀刻去除，从而抑制铜电路的不均匀的溶解，抑制在面内不均匀地产生的电路凹痕。然而，在采用专利文献2的方法的情况下，如图10示意性所示那样，铜蚀刻工序中，不仅应去除的铜箔216、就连本来不应被去除的蚀刻阻挡层215有时都会少量溶出。另外，形成蚀刻阻挡层215时也存在有少量针孔的情况下，铜蚀刻工序中，铜电路(第一布线层226)也可能会局部露出。如此，由于不均匀的溶出而使铜电路(第一布线层226)局部露出时，构成铜电路的Cu的溶解加速，会局部地产生大的电路凹痕226a。原本在设置蚀刻阻挡层215的情况下就另行需要用于去除蚀刻阻挡层215的选择蚀刻工序，因此，制造工序变多。本专利技术人等本次获得了如下见解：在印刷电路板的制造中，通过使用在第一铜层与第二铜层之间夹设有蚀刻速率高的蚀刻牺牲层的铜箔，可以在不另行需要追加蚀刻工序的情况下，显著地降低Cu蚀刻的面内不均，其结果，可以抑制上述这样的晶种层的缺失、电路凹痕的发生。因此，本专利技术的目的在于提供一种印刷电路板制造用铜箔，其可以在不另行需要追加的蚀刻工序的情况下，显著地降低Cu蚀刻的面内不均，其结果能抑制晶种层的缺失、电路凹痕的发生。根据本专利技术的一个方式，提供一种印刷电路板制造用铜箔，其依次具备第一铜层、蚀刻牺牲层和第二铜层，前述蚀刻牺牲层的蚀刻速率相对于Cu的蚀刻速率之比r大于1.0。根据本专利技术的另一方式，提供一种带载体的铜箔，其依次具备载体、剥离层和前述铜箔。根据本专利技术的另一方式，提供一种覆铜层叠板，其具备前述铜箔。根据本专利技术的另一方式，提供一种印刷电路板的制造方法，其特征在于，使用前述铜箔或前述带载体的铜箔来制造印刷电路板。附图说明图1为示出包含本专利技术的铜箔的带载体的铜箔的一例的剖面示意图。图2为用于说明MSAP法中的蚀刻牺牲层的功能的剖面示意图。图3为用于说明使用以往的铜箔的MSAP法中的晶种层(极薄铜箔)的不均匀蚀刻的剖面示意图。图4为示出使用MSAP法的印刷电路板的制造方法的现有例中的、前半部分工序的图。图5示出使用MS本文档来自技高网...

【技术保护点】
1.一种印刷电路板制造用铜箔，其依次具备第一铜层、蚀刻牺牲层和第二铜层，所述蚀刻牺牲层的蚀刻速率相对于Cu的蚀刻速率之比r大于1.0。

【技术特征摘要】
【国外来华专利技术】2016.02.18 JP 2016-0286931.一种印刷电路板制造用铜箔，其依次具备第一铜层、蚀刻牺牲层和第二铜层，所述蚀刻牺牲层的蚀刻速率相对于Cu的蚀刻速率之比r大于1.0。2.根据权利要求1所述的铜箔，其中，所述比r为1.2以上。3.根据权利要求1或2所述的铜箔，其中，将第一铜层的厚度设为d1、将蚀刻牺牲层的厚度设为d2时，满足d2/d1≥r。4.根据权利要求1～3中任一项所述的铜箔，其中，所述蚀刻牺牲层由选自由Cu-Zn合金、Cu-Sn合金、Cu-Mn合金、Cu-Al合金、Cu-Mg合金、Fe金属、Zn金属、Co金属、Mo金属和它们的氧化物组成的组中的至少1种构成。...

【专利技术属性】
技术研发人员：松田光由，高梨哲聪，饭田浩人，吉川和广，加藤翼，金子智一，
申请(专利权)人：三井金属矿业株式会社，
类型：发明
国别省市：日本,JP