本发明专利技术提供一种在半导体衬底的图案结构上沉积薄膜的方法及制造半导体装置的方法，所述方法包含(a)供应源气体；(b)供应反应气体；以及(c)供应等离子体，其中步骤(a)、步骤(b)以及步骤(c)在反应空间内的半导体衬底上依序重复，直到获得所要厚度为止，且等离子体的频率为60兆赫兹或更高的高频。本发明专利技术也提供制造半导体装置的方法。本发明专利技术的方法在后续湿式蚀刻工艺中增强湿式蚀刻速率(WER)的保形性，并且还防止下部图案结构的损坏且因此增强临界尺寸(CD)均匀性。
【技术实现步骤摘要】
沉积薄膜的方法及制造半导体装置的方法相关申请案的交叉参考本申请要求2017年4月25日在韩国知识产权局递交的第10-2017-0053228号韩国专利申请案的权益，所述申请案的公开内容以引用的方式全文并入本文中。另外，本申请要求2018年3月22日在韩国知识产权局申请的韩国专利申请案第10-2018-0033495号的权益，所述申请案的公开内容以引用的方式全文并入本文中。
一或多个实施例涉及一种沉积薄膜的方法及一种制造半导体装置的方法，且更确切地说，涉及经由等离子体增强原子层沉积(plasma-enhancedatomiclayerdeposition，PEALD)在衬底上的图案结构上沉积薄膜的方法，以及制造半导体装置的方法。
技术介绍
近年来，归因于半导体装置的小型化，用于沉积均匀薄膜的原子层沉积工艺正被广泛使用。在多数情况下，半导体薄膜工艺在高温下进行，其产生降低半导体装置的性能的热冲击或热预算。因此，已引入能够在低温下沉积薄膜且精确地控制所述沉积的等离子体增强原子层沉积(PEALD)方法，且PEALD的应用范围已逐渐扩大。
技术实现思路
一或多个实施例包含一种用于在半导体图案结构中的阶梯的顶部及侧壁上沉积均匀膜品质的薄膜及在后续湿式蚀刻工艺中增强湿式蚀刻速率(wetetchrate，WER)的保形性方法。一或多个实施例包含一种用于增强WER的保形性并且还防止下部图案结构的损坏且因此增强临界尺寸(criticaldimension，CD)均匀性的衬底处理方法。额外方面将部分地在以下描述中得到阐述，并且部分地将从所述描述中显而易见，或者可以通过对所呈现实施例的实践而习得。根据一或多个实施例，一种在半导体衬底的图案结构上沉积薄膜的方法包含(a)供应源气体；(b)供应反应气体；以及(c)供应等离子体，其中步骤(a)、步骤(b)以及步骤(c)在反应空间内的半导体衬底上依序重复，直到获得所要厚度为止，且等离子体的频率为60兆赫兹或更高的高频。冲洗气体可在步骤(a)、步骤(b)以及步骤(c)中的全部中连续供应。反应气体可在步骤(a)、步骤(b)以及步骤(c)中的全部中连续供应，反应气体可包含薄膜的成分，并且，当反应气体并未由等离子体激活时，反应气体对源气体来说可为惰性的。在步骤(c)之后，可进一步供应冲洗气体及反应气体。在步骤(c)期间，可去除图案结构的至少一部分。在步骤(c)中，可以连续模式供应等离子体。在步骤(c)中，可以脉冲模式供应等离子体，且所供应的等离子体的总量可等于以连续模式供应的等离子体的量。等离子体可以50％的占空比(dutyratio)供应到半导体衬底上，且等离子体可以在连续模式中供应的等离子体的两倍功率量供应。举例来说，等离子体可以在200瓦特(W)到2,000瓦特范围内的功率供应。等离子体可以25％的占空比供应到半导体衬底上，且等离子体可以在连续模式中供应的等离子体的四倍功率量供应。举例来说，等离子体可以在400瓦特到4,000瓦特范围内的功率供应。方法可进一步包含湿式蚀刻沉积在图案结构上的薄膜。分别沉积在图案结构的侧壁及顶部上的薄膜的部分的湿式蚀刻速率(WER)之间的比率可为1.5或更小。半导体衬底的图案结构可包含硬掩模。根据一或多个实施例，一种薄膜沉积方法包含：制备包含薄膜及形成于所述薄膜上的第一掩模图案的衬底；以及在薄膜的暴露表面上及在第一掩模图案上形成第二掩模层，其中第二掩模层的形成通过使用等离子体增强原子层沉积(PEALD)工艺通过以60兆赫兹或更高的频率施加等离子体而执行，且等离子体不连续地施加。在PEALD工艺期间使用的材料中的至少一种可具有与第一掩模图案的反应性。等离子体可在多个子周期中的全部期间不连续地施加，并且，在多个子周期中的每一个期间，等离子体可以50％或更小的占空比施加。根据一或多个实施例，一种制造半导体装置的方法包含：在衬底上形成第一层；在第一层上形成第二层；通过图案化第二层暴露第一层的至少一部分；在第一层的暴露表面上及在第二层上形成第三层，其中第三层的形成通过使用等离子体增强原子层沉积(PEALD)工艺通过以60兆赫兹或更高的频率施加等离子体而执行；以及通过去除第三层的至少一部分形成间隔物图案。方法可进一步包含去除第二层；以及通过将间隔物图案用作掩模来蚀刻第一层。具有60兆赫兹或更高的频率的等离子体可在多个子周期期间不连续地施加。附图说明通过结合附图对实施例进行的以下描述，这些和/或其它方面将变得显而易见并且更加容易了解，在所述附图中：图1为用于说明根据本专利技术概念的实施例的薄膜沉积方法的示意性时序图。图2说明对掩模图案的损坏。图3为用于说明根据本专利技术概念的实施例的薄膜沉积方法的示意性时序图。图4示出在沉积硅(Si)氧化物层时可使用的工艺参数。图5为说明透射电子显微镜(transmissionelectronmicroscopy,TEM)图像的表，所述表示出在湿式蚀刻前后在图案结构上的薄膜的阶梯覆盖率，及对应于在湿式蚀刻之后在图案结构的侧壁及顶部上的薄膜的部分的湿式蚀刻速率(WER)之间的比较的WER保形性。图6为示出对分别沉积在图案结构的顶部、底部以及侧壁上的Si氧化物层的部分的WER实验的结果的曲线图。图7到图9为用于说明根据本专利技术概念的实施例的薄膜沉积方法的示意性时序图。图10及图11为示出在等离子体以连续模式及脉冲模式供应到衬底上时的膜的WER以及根据占空比的图案结构的下部膜的损失的曲线图。图12到图15为根据本专利技术概念的实施例的用于说明制造半导体装置的方法的示意性横截面图。图16到图18为示出在执行等离子体工艺时产生的旋涂硬掩模(spin-on-hardmask,SOH)的损失的曲线图。图19说明图案结构上的等离子体在13.56兆赫兹及60兆赫兹的等离子体工艺中的特性。图20为示出在13.56兆赫兹的等离子体条件及60兆赫兹的等离子体条件下的透射电子显微镜(TEM)图像的表，所述表示出在湿式蚀刻之后经由图案的顶部及侧壁上的薄膜的沉积及均匀性形成于图案上的SiN膜。图21及图22为用于说明根据本专利技术概念的实施例的等离子体增强原子层沉积(PEALD)SiN薄膜沉积方法的示意性时序图。图23示出在根据图21的实施例沉积氮化硅层时可使用的工艺参数。图24示出在根据图22的实施例沉积氮化硅层时可使用的工艺参数。附图标号说明100：衬底；110：第一层；120：第一掩模图案；130：第三层；135：间隔物图案。具体实施方式现在将参考附图更加完整地描述专利技术概念，在所述附图中示出了专利技术概念的实例实施例。然而，本专利技术概念可以许多不同形式来体现，且不应解释为限于本文中所阐述的实施例；确切来说，提供这些实施例以使得本专利技术将为透彻的及完整的，且将本专利技术概念充分传达给所属领域的普通技术人员。本文中所使用的术语仅出于描述特定实施例的目的并且并不希望限制本专利技术。如本文中所使用，除非上下文另外清晰地指示，否则单数形式“一”和“所述”也希望包含复数形式。将进一步理解，术语“包括(comprise)”和/或“包括(comprising)”在用于本说明书中时指定所陈述的特征、整数、步骤、操作、元件、组件和/或其群组的存在，但并不排除一或多个其它特征、整数、步骤、操作、元件、组件本文档来自技高网...
【技术保护点】
1.一种在半导体衬底的图案结构上沉积薄膜的方法，其特征在于，包括：步骤a、供应源气体；步骤b、供应反应气体；以及步骤c、供应等离子体，其中所述步骤a、所述步骤b以及所述步骤c在反应空间内的所述半导体衬底上依序重复，直到获得所要厚度为止，以及所述等离子体的频率为至少60兆赫兹或更高的高频。
【技术特征摘要】
2017.04.25 KR 10-2017-0053228;2018.03.22 KR 10-2011.一种在半导体衬底的图案结构上沉积薄膜的方法，其特征在于，包括：步骤a、供应源气体；步骤b、供应反应气体；以及步骤c、供应等离子体，其中所述步骤a、所述步骤b以及所述步骤c在反应空间内的所述半导体衬底上依序重复，直到获得所要厚度为止，以及所述等离子体的频率为至少60兆赫兹或更高的高频。2.根据权利要求1所述的在半导体衬底的图案结构上沉积薄膜的方法，其中在所述步骤a、所述步骤b以及所述步骤c中的全部中连续供应冲洗气体。3.根据权利要求2所述的在半导体衬底的图案结构上沉积薄膜的方法，其中所述反应气体在所述步骤a、所述步骤b以及所述步骤c中的全部中连续供应，所述反应气体包括所述薄膜的成分，并且，当所述反应气体并未由所述等离子体激活时，所述反应气体对所述源气体来说是惰性的。4.根据权利要求3所述的在半导体衬底的图案结构上沉积薄膜的方法，其中在所述步骤c之后，进一步供应所述冲洗气体以及所述反应气体。5.根据权利要求1所述的在半导体衬底的图案结构上沉积薄膜的方法，其中在所述步骤c期间，去除所述图案结构的至少一部分。6.根据权利要求1所述的在半导体衬底的图案结构上沉积薄膜的方法，其中在所述步骤c中，所述等离子体以连续模式供应。7.根据权利要求1所述的在半导体衬底的图案结构上沉积薄膜的方法，其中在所述步骤c中，所述等离子体以脉冲模式供应，以及所供应的等离子体的总量等于以连续模式供应的所述等离子体的量。8.根据权利要求7所述的在半导体衬底的图案结构上沉积薄膜的方法，其中所述等离子体以50％的占空比供应到所述半导体衬底上，以及所述等离子体以在所述连续模式中供应的所述等离子体的两倍功率量供应。9.根据权利要求8所述的在半导体衬底的图案结构上沉积薄膜的方法，其中所述等离子体以在200瓦特到2,000瓦特范围内的功率供应。10.根据权利要求7所述的在半导体衬底的图案结构上沉积薄膜的方法，其中所述等离子体以25％的占空比供...
【专利技术属性】
技术研发人员：金永勋，韩镕圭，金大渊，柳太熙，林完奎，刘陈根，
申请(专利权)人：ASM知识产权私人控股有限公司，
类型：发明
国别省市：荷兰,NL
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。