锁相环电路以及集成电路芯片制造技术

本实用新型专利技术涉及锁相环电路以及集成电路芯片。一个示例包括锁相环(PLL)电路(10)。电路(10)包括经配置以基于输入信号和PLL输出信号生成多个非重叠开关信号的分频器(12)和相位检测器(14)。电路(10)还包括线性频率‑电流(F2I)转换器(16、18)，其经配置以生成具有基于多个非重叠开关信号的振幅的控制电流。电路(10)进一步包括线性电流受控振荡器(22)，其经配置以基于控制电流的振幅生成PLL输出信号以具有近似等于输入信号的频率和相位。

【技术实现步骤摘要】
锁相环电路以及集成电路芯片
本公开通常涉及电子系统，并且更具体地涉及锁相环(PLL)电路。
技术介绍
锁相环(PLL)电路用在各种各样的电子系统中。PLL可生成振荡输出信号，其相位与振荡输入信号的相位相关。如一个示例，PLL可包括可变频率振荡器和相位检测器(PD)。可变频率振荡器生成周期信号，并且PD比较该信号的相位与输入周期信号的相位，调节振荡器输出频率和相位以保持相位匹配。当用于同步信号时，PLL可追踪输入频率并保持输入和输出频率和相位相同。此外，当用于频率合成时，PLL也可生成输入频率的倍数的频率。PLL可通过使用由四个基本元件(即，相位检测器、低通滤波器、可变频率振荡器和反馈路径)组成的模拟或数字电路实施。数字PLL采用时间-数字转换器、数字环路滤波器、数字受控振荡器电路，而不是电荷泵、模拟滤波器和电压/电流受控振荡器电路。对于不具有数字核心或处理器的集成电路(如独立电压/电流模式受控的开关调节器IC)，模拟PLL通常被用来将开关频率同步到外部时钟。这些应用具有宽的开关频率，其范围可以在100kHz至3MHz之间或更高。在这些系统中也采用PLL来锁定外部输入时钟的相位和频率以本文档来自技高网...

【技术保护点】
1.一种锁相环电路，其特征在于包括：分频器，其经配置以基于输入信号生成第一组非重叠开关信号；相位检测器，其经配置以基于输入信号和PLL输出信号生成第二组非重叠开关信号；至少一个线性频率‑模拟转换器，其经配置以生成具有基于所述第一组非重叠开关信号和所述第二组非重叠开关信号的振幅的控制信号；以及线性振荡器，其经配置以基于所述控制信号的振幅生成所述PLL输出信号以具有近似所述输入信号的频率和相位。

【技术特征摘要】
2016.11.08 US 15/346,2481.一种锁相环电路，其特征在于包括：分频器，其经配置以基于输入信号生成第一组非重叠开关信号；相位检测器，其经配置以基于输入信号和PLL输出信号生成第二组非重叠开关信号；至少一个线性频率-模拟转换器，其经配置以生成具有基于所述第一组非重叠开关信号和所述第二组非重叠开关信号的振幅的控制信号；以及线性振荡器，其经配置以基于所述控制信号的振幅生成所述PLL输出信号以具有近似所述输入信号的频率和相位。2.根据权利要求1所述的锁相环电路，其特征在于，所述至少一个线性频率-模拟转换器被配置为至少一个线性频率-电流转换器，所述至少一个线性频率-电流转换器被配置以基于所述输入信号的频率生成所述控制信号作为控制电流，并且进一步被配置以基于所述输入信号与所述PLL输出信号之间的相位差以反馈的方式调节所述控制电流的振幅以将所述PLL输出信号与所述输入信号基本上相位对齐。3.根据权利要求1所述的锁相环电路，其特征在于，所述分频器和所述相位检测器被配置以生成对应于所述输入信号的频率的比率的第一组非重叠开关信号和对应于所述输入信号与所述PLL输出信号之间的相位差的第二组非重叠开关信号。4.根据权利要求3所述的锁相环电路，其特征在于，所述分频器包括经配置以生成所述第一组非重叠开关信号作为第一开关信号和第二开关信号的逻辑，所述第一开关信号和第二开关信号具有近似等于所述输入信号的频率的频率并且具有近似50％的占空比，其中所述相位检测器包括经配置以生成所述第二组非重叠开关信号作为第三开关信号和第四开关信号的逻辑，在稳定状态下，所述第三开关信号和第四开关信号具有近似等于所述输入信号的频率的一半的频率并且具有基于所述输入信号和所述PLL输出信号的频率之间的相位差的占空比。5.根据权利要求1所述的锁相环电路，其特征在于所述至少一个线性频率-模拟转换器包括：第一线性频率-模拟转换器，其经配置以基于第一组非重叠开关信号生成第一控制信号部分，所述第一控制信号部分具有基于所述输入信号的频率的振幅；以及第二线性频率-模拟转换器，其经配置以基于第二组非重叠开关信号生成第二控制信号部分，所述第二控制信号部分具有基于所述输入信号的频率和所述输入信号与所述PLL输出信号之间的相位差的振幅，其中所述控制信号的振幅等于所述第一控制信号部分和所述第二控制信号部分相对于输出节点的差值。6.根据权利要求5所述的锁相环电路，其特征在于，所述第一线性频率-模拟转换器包括输出滤波器，所述输出滤波器互连第一控制信号生成器和第一控制信号输出晶体管装置，所述第一控制信号输出晶体管装置被布置为相对于所述第一控制信号生成器的电流镜以向所述输出节点提供所述第一控制信号部分，并且其中所述第二线性频率-模拟转换器包括第二控制信号生成器和第二控制信号输出晶体管装置，所述第二控制信号输出晶体管装置被布置为相对于所述第二控制信号生成器的电流镜以提供来自所述输出节点的第二控制信号。7.根据权利要求5所述的锁相环电路，其特征在于，所述第一线性频率-模拟转换器和所述第二线性频率-模拟转换器被布置使得在稳态期间所述第一控制信号部分的振幅近似所述第二控制信号的振幅的两倍。8.根据权利要求5所述的锁相环电路，其特征在于，所述第一线性频率-模拟转换器包括经由所述第一组非重叠开关信号控制的第一开关电容器电流源，所述第一开关电容器电流源被配置以生成与第一控制晶体管装置相关联的第一栅极电压以设定所述第一控制信号部分的振幅，并且其中所述第二线性频率-模拟转换器包括经由所述第二组非重叠开关信号控制的第二开关电容器电流源，所述第二开关电容器电流源被配置以生成与第二控制晶体管装置相关联的第二栅极电压以设定所述第二控制信号部分的振幅。9.根据权利要求1所述的锁相环电路，其特征在于所述线性振荡器被配置为线性电流受控振荡器，其包括：输出逻辑，其经配置以基于振荡信号生成所述PLL输出信号；振荡器电路，其经由所述输出逻辑控制以基于对应于所述控制信号的控制电流设定电容器电压的振幅；比较器，其经配置以接收所述电容器电压和振荡器参考电压并生成所述振荡信号。10.一种集成电路芯片，其包括根据权利要求1所述的锁相环电路。11.一种锁相环电路，其特征在于包括：分频器，其经配置以基于输入信号生成第一组非重叠开关信号；相位检测器，其经配置以基于输入信号和PLL输出信号生成第二组非重叠开关信号；第一线性频率-模拟转换器，其经配置以经由所述第一组非重叠开关信号生成第一控制信号部分，所述第一控制信号具有基于所述输入信号的频率的振幅；第二线性频率-模拟转换器，其经配置以经由所述第二组非重叠开关信号生成第二控制信号部分，所述第二控制信号具有基于所述输入信号的频率和所述输入信号与所述PLL输出信号之间的相位差的振幅；以及线性振荡器，其经配置以基于控制信号生成所述PLL输出信号，所述控制信号具有是所述第一控制信号部分和所述第二控制信号部分之间的差值的振幅。12.根据权利要求11所述的锁相环电路，其特征在于，所述第一线性频率-模拟转换器被配置为第一线...

【专利技术属性】
技术研发人员：E·欧萨利维利，M·爱玛克，T·达克，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：新型
国别省市：美国,US