The utility model discloses a low noise automatic frequency control device, which comprises a communication terminal chip and a crystal oscillator. The communication terminal chip comprises a phase-locked loop and an AFC calibration module. The phase-locked loop comprises a frequency adjustment output module and a programmable decimal divider. The output terminal of the frequency adjustment output module and a programmable decimal number are provided. The output end of the programmable decimal divider is connected with the first input end of the frequency adjustment output module, the control pin of the crystal oscillator is connected to the low noise connection point, the clock signal output end of the crystal oscillator is connected with the second input end of the frequency adjustment output module, and the AFC calibration module. The output terminal is connected to the second input terminal of the programmable fractional divider. The utility model connects the crystal oscillator to a low noise connection point, improves the receiving performance of the system, controls the frequency division ratio through a programmable decimal frequency divider, saves chip area and power consumption, and can be widely used in the semiconductor technology field.
【技术实现步骤摘要】
一种低噪声自动频率控制装置
本专利技术涉及半导体
,尤其涉及一种低噪声自动频率控制装置。
技术介绍
锁相环是通信终端芯片中的重要模块,其只要由鉴频鉴相器(PFD)、电荷泵(CP)、环路滤波器(LF)、压控振荡器(VCO)和分频器(Divider)等主要模块组成。在锁相环芯片外设有晶振时钟,晶振时钟向锁相环输入参考基准时钟信号,鉴频鉴相器检测分频器的输出时钟和基准时钟的频率和相位差,并根据该差别调整电荷泵输出电流的方向,电荷泵输出的电流经过环路滤波器后得到稳定的直流电压信号,该电压信号作为压控振荡器的控制信号,该控制信号控制VCO的输出频率,通过这样的闭环操作,最终使得分频器的输出信号和基准时钟的频率(或相位)相等。假设分频器的分频比为N,那么最终的锁相环输出的频率可以表示为:Fout=N×Fref,其中Fref为基准时钟的频率。实际环路工作时,锁相环中每个模块产生的噪声和晶振时钟输入的噪声都会增加整个锁相环的输出噪声,这些噪声会降低整个芯片的接收(或发射)性能。其中,由晶振提供的基准时钟的噪声在锁相环的输出端主要表现为近端的相位噪声,其对小带宽的应用场景会产生重大的影响。锁相环输出信号的频率决定了通信终端芯片接收(或发射)通道的接收(或发射)信号的频率,因此,若通信终端芯片频率不满足系统正常工作的要求的话,则需要通过一定的校准技术来调整锁相环的输出频率,使通信终端芯片和外部通讯系统的频率保持一致,实现郑工系统的正常通信。图2为现有调整锁相环输出频率的技术系统框图。现有技术对频率的校准是在保持锁相环的分频比不变的情况下,通过调整晶振的振荡频率来实现的。 ...
【技术保护点】
1.一种低噪声自动频率控制装置,其特征在于,包括通信终端芯片和晶振,所述通信终端芯片包括锁相环和AFC校准模块,所述锁相环包括频率调整输出模块和可编程小数分频器,所述频率调整输出模块的输出端与可编程小数分频器的第一输入端连接,所述可编程小数分频器的输出端与频率调整输出模块的第一输入端连接,所述晶振的控制管脚连接至低噪声连接点,所述晶振的时钟信号输出端与频率调整输出模块第二输入端连接,所述AFC校准模块的输出端与可编程小数分频器的第二输入端连接。
【技术特征摘要】
1.一种低噪声自动频率控制装置,其特征在于,包括通信终端芯片和晶振,所述通信终端芯片包括锁相环和AFC校准模块,所述锁相环包括频率调整输出模块和可编程小数分频器,所述频率调整输出模块的输出端与可编程小数分频器的第一输入端连接,所述可编程小数分频器的输出端与频率调整输出模块的第一输入端连接,所述晶振的控制管脚连接至低噪声连接点,所述晶振的时钟信号输出端与频率调整输出模块第二输入端连接,所述AFC校准模块的输出端与可编程小数分频器的第二输入端连接。2.根据权利要求1所述的一种低噪声自动频率控制装置,其特征在于,所述低噪声连接点为地端。3.根据权利要求1所述的一种低噪声自动频率控制装置,其特征在于,所述频率调整输出模块包括鉴频鉴相器、电荷泵、环路滤波器和压...
【专利技术属性】
技术研发人员:林树明,徐肯,梁振,
申请(专利权)人:广州市广晟微电子有限公司,
类型:新型
国别省市:广东,44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。