数据写入方法、存储器控制电路单元与存储器存储装置制造方法及图纸

本发明专利技术提供一种用于可复写式非易失性存储器模块的数据写入方法，其包括：记录对应欲程序化的多笔数据的多数个特征参数；根据此些特征参数，整理此些数据，识别此些数据之中的常读数据；以及将识别为常读取的数据程序化至可复写式非易失性存储器模块的第一实体程序化单元中，其中从第一实体程序单元读取数据的时间短于从可复写式非易失性存储器模块的第二实体程序单元读取数据的时间。基此，此些数据的读取效能可被有效的提升。

【技术实现步骤摘要】
数据写入方法、存储器控制电路单元与存储器存储装置
本专利技术涉及一种用于可复写式非易失性存储器模块的数据写入方法、存储器控制电路单元与存储器存储装置。
技术介绍
数码相机、手机与MP3在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器(rewritablenon-volatilememory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，最适于可携式电子产品，例如笔记型电脑。固态硬盘就是一种以快闪存储器模块作为存储媒体的存储器存储装置。因此，近年快闪存储器产业成为电子产业中相当热门的一环。在反及(NAND)型快闪存储器模块中，实体程序化单元是由排列在同一条字元线上的数个存储单元所组成。依据每个存储单元可存储的位元数，NAND型快闪存储器模块可区分为单阶存储单元(SingleLevelCell,SLC)NAND型快闪存储器模块、多阶存储单元(MultiLevelCell,MLC)NAND型快闪存储器模块与三阶存储单元(TrinaryLevelCell,TLC)NAND型快闪存储器模块，其中SLCNAND型快闪存储器模块的每个存储单元可存储1个位元的数据(即，“1”与“0”)，MLCNAND型快闪存储器模块的每个存储单元可存储2个位元的数据并且TLCNAND型快闪存储器模块的每个存储单元可存储3个位元的数据。由于SLCNAND型快闪存储器模块的每个存储单元可存储1个位元的数据，因此，在SLCNAND型快闪存储器模块中，排列在同一条字元线上的数个存储单元是对应一个实体程序化单元。相对于SLCNAND型快闪存储器模块来说，MLCNAND型快闪存储器模块的每个存储单元的浮动闸存储层可存储2个位元的数据，其中每一个存储状态(即，“11”、“10”、“01”与“00”)包括最低有效位元(LeastSignificantBit,LSB)以及最高有效位元(MostSignificantBit,MSB)。例如，存储状态中从左侧算起的第1个位元的值为LSB，而从左侧算起的第2个位元的值为MSB。因此，排列在同一条字元线上的数个存储单元可组成2个实体程序化单元，其中由此些存储单元的LSB所组成的实体程序化单元称为下实体程序化单元(lowphysicalprogrammingunit)，并且由此些存储单元的MSB所组成的实体程序化单元称为上实体程序化单元(upperphysicalprogrammingunit)。特别是，当程序化上实体程序化单元发生错误时，下实体程序化单元所存储的数据也可能因此遗失。类似地，在TLCNAND型快闪存储器模块中的每个存储单元可存储3个位元的数据，其中每一个存储状态(即，“111”、“110”、“101”、“100”、“011”、“010”、“001”与“000”)包括左侧算起的第1个位元的LSB、从左侧算起的第2个位元的中间有效位元(CenterSignificantBit,CSB)以及从左侧算起的第3个位元的MSB。因此，排列在同一条字元线上的数个存储单元可组成3个实体程序化单元，其中由此些存储单元的LSB所组成的实体程序化单元称为下实体程序化单元，由此些存储单元的CSB所组成的实体程序化单元称为中实体程序化单元，并且由此些存储单元的MSB所组成的实体程序化单元称为上实体程序化单元。特别是，在TLCNAND型快闪存储器模块中，若要确保一条字元线上的数据可稳定的被存储，必须对此字元线完成三次程序化。例如，对第一条字元线上的存储单元进行第一次的程序化后，第一条字元线上的存储单元会处于第一状态(firststate)。而在对第二条字元线上的存储单元进行程序化的同时第一条字元线上的存储单元会再次被程序化。此时，第一条字元线上的存储单元会处于模糊状态(foggystate)。然后，在对第三条字元线上的存储单元进行程序化的同时第一、第二条字元线上的存储单元会再次被程序化，此时，第一条字元线上的存储单元会处于良好状态(finestate)。再者，在对第四条字元线上的存储单元进行程序化的同时第二、第三条字元线上的存储单元会再次被程序化。此时，第二条字元线上的存储单元会处于良好状态，由此第一条字元线上的存储单元中的数据才能被确保是稳定的存储。随着每个存储单元可存储的位元增加，同时也使得识别每个存储单元的存储状态的时间也随之增加。因此，如何有效地提升执行读取指令的效率，缩短读取数据的时间，是此领域技术人员所关注的课题。
技术实现思路
本专利技术提供一种数据写入方法、存储器控制电路单元与存储器存储装置，其有效地提高可复写式非易失性存储器模块的读取效能。本专利技术的一范例实施例提出一种用于可复写式非易失性存储器模块的数据写入方法，其中可复写式非易失性存储器模块具有多数个实体抹除单元，实体抹除单元之中的每一个实体抹除单元具有多数个实体程序化单元，此些实体程序化单元至少被区分为第一实体程序化单元与第二实体程序化单元，并且从第一实体程序化单元中读取数据的时间短于从第二实体程序化单元中读取数据的时间。本数据写入方法包括：记录对应多笔数据的多数个特征参数；根据此些特征参数，识别上述多笔数据之中的第一数据为常读取数据；以及将第一数据程序化至上述多数个实体抹除单元之中的第一实体抹除单元的第一实体程序化单元。在本专利技术的一范例实施例中，上述数据写入方法还包括根据上述特征参数，整理上述多笔数据，以产生对应上述多笔数据的写入顺序；以及依据此写入顺序，将上述多笔数据程序化至第一实体抹除单元中。在本专利技术的一范例实施例中，上述数据写入方法还包括配置多数个逻辑地址以映射至少部分的所述多数个实体程序化单元，其中所述多笔数据分别地被存储至所述多数个逻辑地址的其中一个逻辑地址。并且，上述记录对应此些数据的特征参数的步骤包括：建立读取计数表，并且在读取计数表中记录每一个逻辑地址的读取次数；以及将存储此些数据的逻辑地址的读取次数分别地作为对应此些数据的特征参数。在本专利技术的一范例实施例中，上述根据特征参数，整理上述数据，以产生对应此些数据的写入顺序的步骤包括：从读取计数表中获取存储此些数据的逻辑地址的读取次数；以及根据存储此些数据的逻辑地址的读取次数，排列存储此些数据的逻辑地址以产生上述写入顺序。在本专利技术的一范例实施例中，上述数据写入方法还包括：将第二数据程序化至第一实体抹除单元的第二实体程序单元中，其中存储第一数据的逻辑地址的读取次数大于存储第二数据的逻辑地址的读取次数。在本专利技术的一范例实施例中，上述依据写入顺序，将上述第一数据程序化至第一实体抹除单元的第一实体程序化单元中的步骤包括：使用单层存储单元模式，将第一数据程序化至第一实体抹除单元中；以及将上述第二数据程序化至第一实体抹除单元的第二实体程序化单元中的步骤包括：使用多层存储单元模式，将第二数据程序化至第一实体抹除单元中。在本专利技术的一范例实施例中，上述数据写入方法还包括：从上述实体抹除单元之中选取至少两个实体抹除单元来执行有效数据收集操作；以及从此至少两个实体抹除单元中读取上述数据。在本专利技术的一范例实施例中，上述数据写入方法还包括：从主机系统中接收多笔写入指令，其中此些写入指令分别指示存储上述数据至上述逻辑地址的其中之一。在本专利技术的一范例实施例中，本文档来自技高网...

【技术保护点】
1.一种数据写入方法，其特征在于，用于可复写式非易失性存储器模块，所述可复写式非易失性存储器模块具有多数个实体抹除单元，所述多数个实体抹除单元之中的每一个实体抹除单元具有多数个实体程序化单元，所述多数个实体程序化单元至少被区分为第一实体程序化单元与第二实体程序化单元，从所述第一实体程序化单元中读取数据的时间短于从所述第二实体程序化单元中读取数据的时间，所述数据写入方法包括：记录对应多笔数据的多数个特征参数；根据所述多数个特征参数，识别所述多笔数据之中的第一数据为常读取数据，其中，所述常读取数据较所述多笔数据之中的第二数据更频繁地被读取；以及将所述第一数据程序化至所述多数个实体抹除单元之中的第一实体抹除单元的第一实体程序化单元中。

【技术特征摘要】
1.一种数据写入方法，其特征在于，用于可复写式非易失性存储器模块，所述可复写式非易失性存储器模块具有多数个实体抹除单元，所述多数个实体抹除单元之中的每一个实体抹除单元具有多数个实体程序化单元，所述多数个实体程序化单元至少被区分为第一实体程序化单元与第二实体程序化单元，从所述第一实体程序化单元中读取数据的时间短于从所述第二实体程序化单元中读取数据的时间，所述数据写入方法包括：记录对应多笔数据的多数个特征参数；根据所述多数个特征参数，识别所述多笔数据之中的第一数据为常读取数据，其中，所述常读取数据较所述多笔数据之中的第二数据更频繁地被读取；以及将所述第一数据程序化至所述多数个实体抹除单元之中的第一实体抹除单元的第一实体程序化单元中。2.根据权利要求1所述的数据写入方法，其特征在于，还包括：根据所述多数个特征参数，整理所述多笔数据，以产生对应所述多笔数据的写入顺序；以及依据所述写入顺序，将所述多笔数据程序化至所述多数个实体抹除单元之中的所述第一实体抹除单元中。3.根据权利要求2所述的数据写入方法，其特征在于，还包括：配置多数个逻辑地址以映射至少部分的所述多数个实体程序化单元，其中所述多笔数据分别地被存储至所述多数个逻辑地址的其中一个逻辑地址，其中记录对应所述多笔数据的所述多数个特征参数的步骤包括：建立读取计数表，并且在所述读取计数表中记录所述逻辑地址之中的每一个逻辑地址的读取次数；以及将存储所述多笔数据的逻辑地址的读取次数分别地作为对应所述多笔数据的所述多数个特征参数。4.根据权利要求3所述的数据写入方法，其特征在于，所述根据所述多数个特征参数，整理所述多笔数据，以产生对应所述多笔数据的所述写入顺序的步骤包括：从所述读取计数表中获取存储所述多笔数据的逻辑地址的读取次数；以及根据存储所述多笔数据的所述逻辑地址的读取次数，排列存储所述多笔数据的所述逻辑地址以产生所述写入顺序。5.根据权利要求1所述的数据写入方法，其特征在于，还包括：将所述第二数据程序化至所述第一实体抹除单元的第二实体程序单元中，其中存储所述第一数据的逻辑地址的读取次数大于存储所述第二数据的逻辑地址的读取次数。6.根据权利要求5所述的数据写入方法，其特征在于，将所述第一数据程序化至所述第一实体抹除单元的所述第一实体程序单元的步骤包括：使用单层存储单元模式，将所述第一数据程序化至所述第一实体抹除单元中；以及其中将所述第二数据程序化至所述第一实体抹除单元的所述第二实体程序单元中的步骤包括使用多层存储单元模式，将所述第二数据程序化至所述第一实体抹除单元中。7.根据权利要求2所述的数据写入方法，其特征在于，还包括：从所述多数个实体抹除单元之中选取至少两个实体抹除单元来执行有效数据收集操作；以及从所述至少两个实体抹除单元中读取所述多笔数据。8.根据权利要求2所述的数据写入方法，还包括：从主机系统中接收多笔写入指令，其中所述多笔写入指令分别指示存储所述多笔数据至所述逻辑地址的其中之一。9.根据权利要求1所述的数据写入方法，其特征在于，对应所述多笔数据的所述多数个特征参数为对应所述多笔数据的读取次数、对应所述多笔数据的读取频率或对应所述多笔数据的读取时间间隔。10.一种存储器控制电路单元，其特征在于，包括：主机接口，用以连接至主机系统；存储器接口，用以连接至可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块具有多数个实体抹除单元，所述多数个实体抹除单元之中的每一个实体抹除单元具有多数个实体程序化单元，所述多数个实体程序化单元至少被区分为第一实体程序化单元与第二实体程序化单元，并且从所述第一实体程序化单元中读取数据的时间短于从所述第二实体程序化单元中读取数据的时间；以及存储器管理电路，连接至该主机接口与该存储器接口，其中所述存储器管理电路用以记录对应多笔数据的多数个特征参数且根据所述多数个特征参数，识别所述多笔数据之中的第一数据为常读取数据，其中，所述常读取数据较所述多笔数据之中的第二数据更频繁地被读取，其中所述存储器管理电路还用以下达至少一指令序列以将所述第一数据程序化至所述多数个实体抹除单元之中的第一实体抹除单元的第一实体程序化单元中。11.根据权利要求10所述的存储器控制电路单元，其特征在于，所述存储器管理电路还用以根据所述多数个特征参数，整理所述多笔数据，以产生对应所述多笔数据的写入顺序；以及依据所述写入顺序，将所述多笔数据程序化至所述多数个实体抹除单元之中的所述第一实体抹除单元中。12.根据权利要求11所述的存储器控制电路单元，其特征在于，所述存储器管理电路还用以配置多数个逻辑地址以映射至少部分的所述多数个实体程序化单元，其中所述多笔数据分别地被存储至所述多数个逻辑地址的其中一个逻辑地址，其中在记录对应所述多笔数据的所述多数个特征参数的运作中，所述存储器管理电路建立读取计数表，在所述读取计数表中记录所述逻辑地址之中的每一个逻辑地址的读取次数，并且将存储所述多笔数据的逻辑地址的读取次数分别地作为对应所述多笔数据的所述多数个特征参数。13.根据权利要求12所述的存...

【专利技术属性】
技术研发人员：胡俊洋，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：中国台湾,71