具有精细图形的半导体结构的制备方法技术

本发明专利技术提供一种具有精细图形的半导体结构的制备方法，包括：1）提供待刻蚀目标层；2）于刻蚀目标层上形成由下至上依次叠置的第一硬掩膜中间层、第二硬掩膜中间层及硬掩膜顶结构层；3）形成第一图形层；4）形成第二图形层；5）形成第一间隔层；6）形成第三图形层；去除第二图形单元；7）形成第二间隔层；8）形成第四图形层；去除第三图形单元。本发明专利技术可以将具有精细图形的半导体结构的制备工艺单一化，在提高良率的同时降低了生产成本。

【技术实现步骤摘要】
具有精细图形的半导体结构的制备方法
本专利技术属于半导体器件制造
，特别是涉及一种具有精细图形的半导体结构的制备方法。
技术介绍
随着半导体工艺的发展，半导体器件的集成度日益增加，半导体器件的图形也日益精细化。然而，由于光刻工艺容限的限制，所需的精细图形在单一的光刻工艺中无法形成，现有单一的光刻工艺已无法满足制备精细图形的半导体器件的需要。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种具有精细图形的半导体结构的制备方法，用于解决现有技术中单一光刻图形无法满足制备精细图形的半导体器件的需要的问题。为实现上述目的及其他相关目的，本专利技术提供一种具有精细图形的半导体结构的制备方法，包括如下步骤：1)提供一待刻蚀目标层，所述待刻蚀目标层包括待刻蚀的器件单元区域及位于所述器件单元区域外围的外围单元区域；2)于所述待刻蚀目标层上依次形成由下至上依次叠置的第一硬掩膜中间层、第二硬掩膜中间层及硬掩膜顶结构层；所述第一硬掩膜中间层位于所述器件单元区域及所述外围单元区域的上方；3)由所述硬掩膜顶结构层形成为第一图形层，所述第一图形层包括若干个平行间隔排布于所述器件单元区域上方的第一图形单元及保留于所述外围单元区域上方的所述硬掩膜顶结构层；4)依据所述第一图形层刻蚀所述第二硬掩膜中间层以形成第二图形层，所述第二图形层包括若干个平行间隔排布于所述器件单元区域上方的第二图形单元及保留于所述外围单元区域上方的所述第二硬掩膜中间层及所述硬掩膜顶结构层；5)于所述第二图形单元的顶部、侧壁、位于所述外围单元区域上方的所述硬掩膜顶结构层表面及暴露出的所述第一硬掩膜中间层表面上覆盖形成第一间隔层；6)去除位于所述第二图形单元顶部的所述第一间隔层、所述第二图形单元之间的部分所述第一间隔层及所述外围单元区域上方的所述第一间隔层以形成第三图形层，所述第三图形层包括若干个平行间隔排布的第三图形单元，所述第三图形单元位于所述第二图形单元的侧壁上；并去除所述第二图形单元；7)于所述第三图形单元的顶部、侧壁、位于所述外围单元区域上方的所述硬掩膜顶结构层表面及暴露的所述第一硬掩膜中间层表面上覆盖形成第二间隔层；及，8)去除位于所述第三图形单元顶部的所述第二间隔层、所述第三图形单元之间的部分所述第二间隔层及所述外围单元区域上方的所述第二间隔层以形成第四图形层，所述第四图形层包括若干个平行间隔排布的第四图形单元，所述第四图形单元位于所述第三图形单元的侧壁上；并去除所述第三图形单元。作为本专利技术的一种优选方案，步骤6)与步骤7)之间还包括如下步骤：对所述第三图形单元的轮廓进行平滑处理，以使得所述第三图形单元的两侧轮廓呈一致性的对称平滑。作为本专利技术的一种优选方案，步骤6)与步骤7)之间对所述第三图形单元的轮廓进行平滑处理后，所述第三图形单元具有相同的高度及宽度，且所述第三图形单元的顶部高度较高于所述第二硬掩膜中间层在所述外围单元区域的上表面高度，较低于所述硬掩膜顶结构层在所述外围单元区域的上表面高度。作为本专利技术的一种优选方案，于高压腔室内采用等离子刻蚀工艺对所述第三图形单元的轮廓进行平滑处理，刻蚀气体包括Cl2、HBr、O2、SiCl4及SiBr中的至少一种。作为本专利技术的一种优选方案，步骤8)之后还包括如下步骤，对所述第四图形单元的轮廓进行平滑处理，以使得所有所述第四图形单元的两侧轮廓呈一致性的对称平滑。作为本专利技术的一种优选方案，步骤8)之后对所述第四图形单元的轮廓进行平滑处理后，所述第四图形单元具有相同的高度及宽度，且所述第四图形单元的顶部高度较高于所述第二硬掩膜中间层在所述外围单元区域的上表面高度，较低于所述硬掩膜顶结构层在所述外围单元区域的上表面高度。作为本专利技术的一种优选方案，于高压腔室内采用等离子体刻蚀工艺对所述第四图形单元的轮廓进行平滑处理，刻蚀气体包括Cl2、HBr、O2、SiCl4及SiBr中的至少一种。作为本专利技术的一种优选方案，步骤6)中在去除所述第二图形单元前相邻所述第三图形单元之间的空隙间距相同于所述第二图形单元的宽度；步骤8)中在去除所述第三图形单元前相邻所述第四图形单元之间的空隙间距相同于所述第三图形单元的宽度。作为本专利技术的一种优选方案，所述待刻蚀目标层包括基板、多晶硅层及金属层构成的群组之一，所述基板包括晶圆。作为本专利技术的一种优选方案，述硬掩膜顶结构层包括第一顶部硬掩膜层及第二顶部硬掩膜层，其中，所述第一顶部硬掩膜层覆盖于所述第二硬掩膜中间层的上表面，所述第二顶部硬掩膜层覆盖于所述第一顶部硬掩膜层的上表面，所述第一顶部硬掩膜层的材料包括氮氧化硅，所述第二顶部硬掩膜层包括底部抗反射涂层，所述底部抗反射涂层的材料包括含硅化合物，所述第一顶部硬掩膜层的厚度的厚度大于所述第二顶部硬掩膜层的厚度。作为本专利技术的一种优选方案，步骤3)中，由所述硬掩膜顶结构层形成为第一图形层包括如下步骤：3-1)于所述硬掩膜顶结构层的表面形成图形化光刻胶层，所述图形化光刻胶层覆盖于所述硬掩膜顶结构层的表面，且暴露出位于所述器件单元区域上方的部分所述硬掩膜顶结构层，所述图形化光刻胶层包括若干个平行间隔排布于所述器件单元区域上方的光刻胶图形单元及保留于所述外围单元区域上方的光刻胶层；及，3-2)依据所述图形化光刻胶层刻蚀所述硬掩膜顶结构层以形成所述第一图形层。作为本专利技术的一种优选方案，步骤5)中，采用原子层沉积工艺形成所述第一间隔层，所述第一间隔层的材料包括多晶硅；步骤7)中，采用原子层沉积工艺形成所述第二间隔层，所述第二间隔层的材料包括氧化硅，以使用不同刻蚀选择比的方式在去除所述第三图形单元时保留所述第四图形单元。作为本专利技术的一种优选方案，步骤6)中，采用各向异性刻蚀工艺去除位于所述第二图形单元顶部的所述第一间隔层、所述第二图形单元之间的部分所述第一间隔层及所述外围单元区域上方的所述第一间隔层。作为本专利技术的一种优选方案，步骤6)中得到的所述第三图形单元的顶部呈圆弧形，所述第三图形单元于所述器件单元区域上方呈不规则分布。作为本专利技术的一种优选方案，步骤1)与步骤2)之间还包括如下步骤：于所述待刻蚀目标层上形成硬掩膜底结构层，所述硬掩膜底结构层覆盖于所述器件单元区域及所述外围单元区域的上表面；所述第一硬掩膜中间层覆盖于所述硬掩膜底结构层。作为本专利技术的一种优选方案，所述硬掩膜底结构层包括第一底部硬掩膜层及第二底部硬掩膜层，所述第一底部硬掩膜层11覆盖于所述器件单元区域及所述外围单元区域的上表面，所述第二底部硬掩膜层覆盖于所述第一底部硬掩膜层的上表面。作为本专利技术的一种优选方案，所述第一底部硬掩膜层包括氧化硅层，所述第二底部硬掩膜层包括无定形碳层，所述第一硬掩膜中间层包括氮氧化硅层，所述第二硬掩膜中间层包括旋涂硬硬掩膜层。作为本专利技术的一种优选方案，步骤8)之后还包括如下步骤：9)依据所述第四图形层依次刻蚀所述第一硬掩膜中间层及所述硬掩膜底部结构层，并去除位于所述外围单元区域上的所述硬掩膜顶结构层、所述第二硬掩膜中间层及所述第一硬掩膜中间层；去除位于所述第四图形单元及位于所述第四图形单元下方的所述第一硬掩膜中间层以形成第五图形层所述第五图形层包括若干个平行间隔排布于所述器件单元区域上方的第五图形单元及保留于所述外围单元区域上方的所述硬掩膜底部结构层；及，本文档来自技高网...

【技术保护点】
1.一种具有精细图形的半导体结构的制备方法，其特征在于，包括如下步骤：1)提供一待刻蚀目标层，所述待刻蚀目标层包括待刻蚀的器件单元区域及位于所述器件单元区域外围的外围单元区域；2)于所述待刻蚀目标层上依次形成由下至上依次叠置的第一硬掩膜中间层、第二硬掩膜中间层及硬掩膜顶结构层；所述第一硬掩膜中间层位于所述器件单元区域及所述外围单元区域的上方；3)由所述硬掩膜顶结构层形成为第一图形层，所述第一图形层包括若干个平行间隔排布于所述器件单元区域上方的第一图形单元及保留于所述外围单元区域上方的所述硬掩膜顶结构层；4)依据所述第一图形层刻蚀所述第二硬掩膜中间层以形成第二图形层，所述第二图形层包括若干个平行间隔排布于所述器件单元区域上方的第二图形单元及保留于所述外围单元区域上方的所述第二硬掩膜中间层及所述硬掩膜顶结构层；5)于所述第二图形单元的顶部、侧壁、位于所述外围单元区域上方的所述硬掩膜顶结构层表面及暴露出的所述第一硬掩膜中间层表面上覆盖形成第一间隔层；6)去除位于所述第二图形单元顶部的所述第一间隔层、所述第二图形单元之间的部分所述第一间隔层及所述外围单元区域上方的所述第一间隔层以形成第三图形层，所述第三图形层包括若干个平行间隔排布的第三图形单元，所述第三图形单元位于所述第二图形单元的侧壁上；并去除所述第二图形单元；7)于所述第三图形单元的顶部、侧壁、位于所述外围单元区域上方的所述硬掩膜顶结构层表面及暴露的所述第一硬掩膜中间层表面上覆盖形成第二间隔层；及，8)去除位于所述第三图形单元顶部的所述第二间隔层、所述第三图形单元之间的部分所述第二间隔层及所述外围单元区域上方的所述第二间隔层以形成第四图形层，所述第四图形层包括若干个平行间隔排布的第四图形单元，所述第四图形单元位于所述第三图形单元的侧壁上；并去除所述第三图形单元。...

【技术特征摘要】
1.一种具有精细图形的半导体结构的制备方法，其特征在于，包括如下步骤：1)提供一待刻蚀目标层，所述待刻蚀目标层包括待刻蚀的器件单元区域及位于所述器件单元区域外围的外围单元区域；2)于所述待刻蚀目标层上依次形成由下至上依次叠置的第一硬掩膜中间层、第二硬掩膜中间层及硬掩膜顶结构层；所述第一硬掩膜中间层位于所述器件单元区域及所述外围单元区域的上方；3)由所述硬掩膜顶结构层形成为第一图形层，所述第一图形层包括若干个平行间隔排布于所述器件单元区域上方的第一图形单元及保留于所述外围单元区域上方的所述硬掩膜顶结构层；4)依据所述第一图形层刻蚀所述第二硬掩膜中间层以形成第二图形层，所述第二图形层包括若干个平行间隔排布于所述器件单元区域上方的第二图形单元及保留于所述外围单元区域上方的所述第二硬掩膜中间层及所述硬掩膜顶结构层；5)于所述第二图形单元的顶部、侧壁、位于所述外围单元区域上方的所述硬掩膜顶结构层表面及暴露出的所述第一硬掩膜中间层表面上覆盖形成第一间隔层；6)去除位于所述第二图形单元顶部的所述第一间隔层、所述第二图形单元之间的部分所述第一间隔层及所述外围单元区域上方的所述第一间隔层以形成第三图形层，所述第三图形层包括若干个平行间隔排布的第三图形单元，所述第三图形单元位于所述第二图形单元的侧壁上；并去除所述第二图形单元；7)于所述第三图形单元的顶部、侧壁、位于所述外围单元区域上方的所述硬掩膜顶结构层表面及暴露的所述第一硬掩膜中间层表面上覆盖形成第二间隔层；及，8)去除位于所述第三图形单元顶部的所述第二间隔层、所述第三图形单元之间的部分所述第二间隔层及所述外围单元区域上方的所述第二间隔层以形成第四图形层，所述第四图形层包括若干个平行间隔排布的第四图形单元，所述第四图形单元位于所述第三图形单元的侧壁上；并去除所述第三图形单元。2.根据权利要求1所述的制备方法，其特征在于，步骤6)与步骤7)之间还包括如下步骤：对所述第三图形单元的轮廓进行平滑处理，以使得所述第三图形单元的两侧轮廓呈一致性的对称平滑。3.根据权利要求2所述的制备方法，其特征在于，步骤6)与步骤7)之间对所述第三图形单元的轮廓进行平滑处理后，所述第三图形单元具有相同的高度及宽度，且所述第三图形单元的顶部高度较高于所述第二硬掩膜中间层在所述外围单元区域的上表面高度，较低于所述硬掩膜顶结构层在所述外围单元区域的上表面高度。4.根据权利要求2所述的制备方法，其特征在于，于高压腔室内采用等离子刻蚀工艺对所述第三图形单元的轮廓进行平滑处理，刻蚀气体包括Cl2、HBr、O2、SiCl4及SiBr中的至少一种。5.根据权利要求2所述的具有精细图形的半导体结构的制备方法，其特征在于，步骤8)之后还包括如下步骤，对所述第四图形单元的轮廓进行平滑处理，以使得所述第四图形单元的两侧轮廓呈一致性的对称平滑。6.根据权利要求5所述的制备方法，其特征在于，步骤8)之后对所述第四图形单元的轮廓进行平滑处理后，所述第四图形单元具有相同的高度及宽度，且所述第四图形单元的顶部高度较高于所述第二硬掩膜中间层在所述外围单元区域的上表面高度，较低于所述硬掩膜顶结构层在所述外围单元区域的上表面高度。7.根据权利要求5所述的制备方法，其特征在于，于高压腔室内采用等离子体刻蚀工艺对所述第四图形单元的轮廓进行平滑处理，刻蚀气体包括Cl2、HBr、O2、SiCl4及SiBr中的至少一种。8.根据权利要求5所述的制备方法，其特征在于，步骤6)中在去除所述第二图形单元前相邻所述第三图形单元之间的空隙间距相同于所述第二图形单元的宽度；步骤8)中在去除所述第三图形单元前相邻所述第四图形单元之间的空隙间距相同于所述第三图形单元的宽度。9.根据权利要求1所述的制备方法，其特征在于，所述待刻蚀目标层包括基板、多晶硅层及金属层构成的群组之一，所述基板包括晶圆。10.根据权利要求1所述的...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：睿力集成电路有限公司，
类型：发明
国别省市：安徽,34