The invention provides a manufacturing method of a semiconductor chip, which has a substrate, a conductive part formed on the substrate, and a micro-bulge formed on the conductive part. The manufacturing method has a smoothing surface forming process for forming a smooth surface on the micro-bulge, and the smoothing surface forming process has a pair of semiconductor chips disposed. Space in an inert atmosphere to make reductive gas into the heating process, and the temperature above the melting point of the micro-convex heating process, in the micro-convex upload pressure on the parts, pressure on the main surface of the parts with the micro-convex surface of the main plane.
【技术实现步骤摘要】
半导体芯片的制造方法
本专利技术涉及一种半导体芯片的制造方法。
技术介绍
一直以来，在半导体封装件的三维安装中，使用引线接合(wirebonding)进行半导体芯片和半导体芯片、或插入件的连接。替代该引线接合，开发了经由贯通电极和凸起将半导体芯片彼此连接的三维安装技术。贯通电极要求标准上为短的连接线长(例如50μm)，且将电极间相连的凸起也要求微细的凸起。与这种低于50μm的凸起间距相对应的技术被称作微凸起。如美国专利第9136159号说明书，通过将半导体芯片和半导体芯片用贯通电极和微凸起连接，能够极大地缩短半导体芯片间的配线长度。因此，能够降低伴随微细化而增大的配线延迟时间。
技术实现思路
在此，半导体芯片和半导体芯片的叠层通过倒装片安装来进行。但是，在将半导体芯片和半导体芯片叠层多片来进行接合时，产生半导体芯片间的错位等问题。另外，在对半导体芯片安装其它电子部件等时，也要求更适宜地进行接合。本专利技术是鉴于这样的情况而完成的，其目的在于，提供一种能够适宜地进行半导体芯片和对象部件的接合的半导体芯片的制造方法。本专利技术的一个方面提供一种半导体封装件的制造方法，该半...
【技术保护点】
1.一种半导体芯片的制造方法，其中，所述半导体芯片具有基板、形成于所述基板上的导电部和形成于所述导电部的微凸起，所述制造方法具备在所述微凸起上形成平滑面的平滑面形成工序，所述平滑面形成工序具备对配置有所述半导体芯片的空间在惰性气氛内使还原性气体流入，并以所述微凸起的融点以上的温度进行加热的加热工序，在所述加热工序中，在所述微凸起上载置压力赋予部件，所述压力赋予部件的主面中与微凸起相接的主面为平面。
【技术特征摘要】
2017.03.03 US 15/449074;2017.03.03 US 15/4493611.一种半导体芯片的制造方法，其中，所述半导体芯片具有基板、形成于所述基板上的导电部和形成于所述导电部的微凸起，所述制造方法具备在所述微凸起上形成平滑面的平滑面形成工序，所述平滑面形成工序具备对配置有所述半导体芯片的空间在惰性气氛内使还原性气体流入，并以所述微凸起的融点以上的温度进行加热的加热工序，在所述加热工序中，在所述微凸起上载置压力赋予部件，所述压力赋予部件的主面中与微凸起相...
【专利技术属性】
技术研发人员：折笠诚，清家英之，堀川雄平，阿部寿之，
申请(专利权)人：TDK株式会社，
类型：发明
国别省市：日本,JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。