自对准到具有侧壁电介质的场释放氧化物的漂移区注入制造技术

在所描述的实例中，一种集成电路(100)，其包括场板式FET(110)并且通过在氧化物掩模层中形成第一开口从而暴露用于漂移区(116)的区域来形成。在第一开口下方将掺杂剂注入到衬底(102)中。随后，沿着第一开口的横向边界形成电介质侧壁。在通过电介质侧壁暴露的第一开口的区域中，通过热氧化形成场释放氧化物(122)。所注入的掺杂剂扩散到衬底(102)中以形成漂移区(116)，横向延伸超过场释放氧化物(122)层。在形成场释放氧化物(122)层之后，移除电介质侧壁和氧化物掩模层。在场板式FET(110)的本体(120)上方以及在相邻的漂移区(116)上方形成栅极(130)。在场释放氧化物(122)的上方邻近栅极(130)直接形成场板(132)。

【技术实现步骤摘要】
【国外来华专利技术】自对准到具有侧壁电介质的场释放氧化物的漂移区注入
本专利技术大体涉及集成电路，并且更具体地涉及集成电路中的场效应晶体管。
技术介绍
一些集成电路包含具有漂移区的场效应晶体管(FET)以使其能够进行较高电压操作。随着这些集成电路被缩放以用于下一代产品，存在的一个需求是增加这些FET的开关频率以减小外部无源部件(诸如电感器)的尺寸，同时保持这些FET中的低功耗。这需要同时减小FET的开关寄生效应和开态比电阻(面积归一化的开态电阻)。为了能够在升高的漏极电压下进行操作，FET采用在高漏极电压条件下耗尽的漂移区，从而允许FET在开态期间阻断电压并同时支持传导。倾向于形成较高电压的FET，其中栅极在场氧化物上方延伸以便用作漂移区的场板。令人遗憾的是，先进制造节点(诸如250纳米节点及以上)中的场氧化物通常通过浅沟槽隔离(STI)过程来形成，并且通常太厚而不能最佳地用作这种FET中的栅极延伸场板下方的场释放氧化物(fieldreliefoxide)。
技术实现思路
在所描述的实例中，一种集成电路包括场板式FET，并且通过在集成电路的衬底的顶表面上方形成氧化物掩模层(从而覆盖场板式FET的区域)来形成。在氧化物掩模层中形成第一开口，从而暴露场板式FET的漂移区的区域。在第一开口下方将掺杂剂注入到衬底中。随后，沿着第一开口的横向边界在氧化物掩模层上形成电介质侧壁。在衬底的顶表面处，在第一开口的通过电介质侧壁暴露的区域中形成场释放氧化物层。所注入的掺杂剂扩散到衬底中以形成漂移区，横向延伸超过(past)场释放氧化物层。在形成场释放氧化物层之后，移除电介质侧壁和氧化物掩模层。场板式FET的栅极在场板式FET的本体(body)上形成，在相邻的漂移区上方延伸。在场释放氧化物的上方邻近栅极直接形成场板。附图说明图1是包括场板式FET的一个示例集成电路的横截面。图2A至图2K是描绘了一个示例形成方法的连续阶段的图1的集成电路的横截面。图3A至图3F是在一个示例形成方法的连续阶段中描绘的包含场板式FET的另一个示例集成电路的横截面。具体实施方式附图未按比例绘制，并且为了说明本说明书而提供所述附图。示例实施方案不受所示的行为或事件的顺序限制，因为一些行为可能以不同顺序发生和/或与其他行为或事件同时发生。此外，根据示例实施方案实现方法并非需要所有示出的行为或事件。图1是包括场板式FET的一个示例集成电路的横截面。在该实例中，描述了n沟道场板式FET。可以通过掺杂剂极性的适当改变来描述类似的p沟道场板式FET。集成电路100包括衬底102，其可能具有重掺杂的n型埋层104以及n型埋层104上方的p型层106。p型层106延伸到衬底102的顶表面108。集成电路100包括n沟道场板式FET110。集成电路100还可以可选地包括平面FET112。集成电路100的部件(诸如场板式FET110和平面FET112)可以被场氧化物114横向分开。场氧化物114可以具有如图1所描绘的STI结构，或者可以具有硅的局部氧化(LOCOS)结构。场板式FET110包括设置在衬底102中的n型漂移区116。漂移区116从n型漏极接触区118延伸到场板式FET110的p型本体120。例如，漂移区116的平均掺杂剂密度可以是1×1016cm-3至1×1016cm-3。漂移区116可以具有较重掺杂的顶部和较轻掺杂的底部，以便为场板式FET110提供击穿电压和比电阻的期望值。场释放氧化物122层设置在漂移区116上方。场释放氧化物122在场释放氧化物122的横向边缘处具有锥形轮廓，通常被称为鸟喙(bird’sbreak)。场释放氧化物122比场氧化物114薄。漂移区116延伸超过场释放氧化物122，超过了邻近本体120的横向距离124。例如，横向距离124可以是100纳米至200纳米，这可以有利地提供场板式FET110的比电阻和栅极-漏极电容期望的低值。场板式FET110的栅极电介质层126设置在衬底102的顶表面108处，其从场释放氧化物122延伸到场板式FET110的n型源极128，该n型源极128与漂移区116相对地邻接本体120。栅极电介质层126设置在漂移区116的延伸超过场释放氧化物122的部分上方，并且设置在本体120的在漂移区116与源极128之间的部分上方。场释放氧化物122的厚度至少是栅极电介质层126的厚度的两倍。场板式FET110包括栅极130，所述栅极130设置在栅极电介质层126上方、从源极128延伸、设置在本体120的在漂移区116与源极128之间的部分上方、并且设置在漂移区116的延伸超过场释放氧化物122的部分上方。在该实例中，栅极130在场释放氧化物122上方部分地延伸，以便在漂移区116的部分上方提供场板132。在该实例的替代性版本中，场板可以由与栅极130分开的结构元件提供。可以选择场释放氧化物122的厚度，以便在场板式FET110的操作期间提供漂移区116中的电场的期望最大值。场板式FET110可能包括在场释放氧化物122下方直接设置在衬底中的可选电荷调节区134。电荷调节区134基本上与场释放氧化物122对准。在该实例的一个版本中，电荷调节区134中的掺杂剂可以是n型(诸如磷和/或砷)，使得电荷调节区134中的净掺杂剂密度高于电荷调节区134下方的漂移区116中的净掺杂剂密度。在该实例的该版本中，电荷调节区134可以被认为是漂移区116的一部分。在该实例的另一个版本中，电荷调节区134中的掺杂剂可以是p型(诸如硼、镓和/或铟)，其补偿但不反掺杂漂移区116的n型掺杂剂，使得电荷调节区134中的净掺杂剂密度低于电荷调节区134下方的漂移区116中的净掺杂剂密度，但保持n型。在该实例的该版本中，电荷调节区134也可以被认为是漂移区116的一部分。在该实例的另一个版本中，电荷调节区134中的掺杂剂可以是p型，其反掺杂漂移区116的n型掺杂剂，使得电荷调节区134中的净掺杂剂密度转换为p型。在该实例的该版本中，电荷调节区134可以被认为与漂移区116分开。可以选择电荷调节区134中的掺杂剂极性和密度，以便为场板式FET110提供击穿电压和比电阻的期望值。场板式FET110还可以包括本体120中的设置在衬底102中的p型本体接触区136。栅极侧壁间隔物138可以设置在栅极130的侧表面上。金属硅化物140可以设置在漏极接触区118和源极128及本体接触区136上。场板式FET110可以具有以漏极为中心的配置，其中漏极接触区118被场释放氧化物122围绕，所述场释放氧化物122被本体120和源极128围绕。场板式FET110的其他配置在该实例的范围内。平面FET112包括设置在衬底102中的n型漂移区142。漂移区142从n型漏极接触区144延伸到平面FET112的p型本体146。平面FET112没有与场板式FET110的场释放氧化物122类似的场释放氧化物层。平面FET112也没有与场板式FET110的电荷调节区134类似的电荷调节区。由于同时形成，平面FET112的漂移区142具有与场板式FET110的漂移区116类似的掺杂剂分布和种类。平面FET112的栅极电介质层148设置在衬底102的顶表面108处，从漏极接触区144延本文档来自技高网...

【技术保护点】
1.一种集成电路，其包括：包括半导体材料的衬底；设置在所述衬底的顶表面处的场氧化物；以及场板式场效应晶体管即场板式FET，其包括：设置在所述衬底的所述顶表面处的二氧化硅的场释放氧化物，所述场释放氧化物在所述场释放氧化物的横向边缘处具有鸟喙结构，所述场释放氧化物比所述场氧化物更薄；在所述场释放氧化物下方设置在所述衬底中的漂移区，所述漂移区具有第一导电类型，所述漂移区在所述场释放氧化物的相对侧上横向延伸超过所述场释放氧化物相等的横向距离，所述漂移区没有所述场氧化物；设置在所述衬底中的本体，所述本体具有第二相反导电类型，所述本体在所述衬底的所述底顶表面处邻接所述漂移区；设置在所述衬底的所述顶表面处邻近所述场释放氧化物的栅极电介质层，所述场释放氧化物的厚度至少是所述栅极电介质层的厚度的两倍；设置在所述栅极电介质层上方的栅极，所述栅极在所述本体的一部分上方延伸，并且在所述漂移区的在所述本体与所述场释放氧化物之间的部分上方延伸；以及直接设置在所述场释放氧化物上方的场板。

【技术特征摘要】
【国外来华专利技术】2016.01.21 US 15/003,7761.一种集成电路，其包括：包括半导体材料的衬底；设置在所述衬底的顶表面处的场氧化物；以及场板式场效应晶体管即场板式FET，其包括：设置在所述衬底的所述顶表面处的二氧化硅的场释放氧化物，所述场释放氧化物在所述场释放氧化物的横向边缘处具有鸟喙结构，所述场释放氧化物比所述场氧化物更薄；在所述场释放氧化物下方设置在所述衬底中的漂移区，所述漂移区具有第一导电类型，所述漂移区在所述场释放氧化物的相对侧上横向延伸超过所述场释放氧化物相等的横向距离，所述漂移区没有所述场氧化物；设置在所述衬底中的本体，所述本体具有第二相反导电类型，所述本体在所述衬底的所述底顶表面处邻接所述漂移区；设置在所述衬底的所述顶表面处邻近所述场释放氧化物的栅极电介质层，所述场释放氧化物的厚度至少是所述栅极电介质层的厚度的两倍；设置在所述栅极电介质层上方的栅极，所述栅极在所述本体的一部分上方延伸，并且在所述漂移区的在所述本体与所述场释放氧化物之间的部分上方延伸；以及直接设置在所述场释放氧化物上方的场板。2.根据权利要求1所述的集成电路，所述场板式FET包括在所述场释放氧化物下方直接设置在所述衬底中的电荷调节区，所述电荷调节区从所述漂移区的边界横向凹陷，所述电荷调节区具有所述第二导电类型的掺杂剂。3.根据权利要求1所述的集成电路，所述场板式FET包括在所述场释放氧化物下方直接设置在所述衬底中的电荷调节区，所述电荷调节区从所述漂移区的边界横向凹陷，所述电荷调节区具有所述第一导电类型的掺杂剂。4.根据权利要求1所述的集成电路，其中所述栅极在所述场释放氧化物上方部分地延伸以提供所述场板。5.根据权利要求1所述的集成电路，其中所述场板与所述栅极电隔离。6.根据权利要求1所述的集成电路，所述漂移区是n型，所述漂移区包括：直接在所述场释放氧化物下方的砷扩散区，所述砷扩散区中的大部分n型掺杂剂是砷；以及在所述砷扩散区下方的磷扩散区，所述磷扩散区中的大部分n型掺杂剂是磷。7.根据权利要求1所述的集成电路，其中所述漂移区在所述栅极下方以100纳米至200纳米的距离横向延伸超过所述场释放氧化物。8.根据权利要求1所述的集成电路，其包括平面FET，所述平面FET包括设置在所述衬底中的漂移区，所述平面FET的所述漂移区具有所述第一导电类型，所述平面FET的所述漂移区具有与所述场板式FET的所述漂移区基本相等的掺杂剂分布，所述平面FET没有场释放氧化物。9.一种形成集成电路的方法，所述方法包括：提供包括半导体材料的衬底；形成位于所述衬底的顶表面处的场氧化物的元件；在场板式FET的区域中形成位于所述衬底的所述顶表面上方的氧化物掩模层；移除所述氧化物掩模层以便在所述场板式FET的区域中形成第一开口；在所述氧化物掩模层处于适当位置时，在所述第一开口下方将第一极性的掺杂剂注入到所述衬底中；随后在所述氧化物掩模层的横向边缘上在所述第一开口中形成电介质侧壁；在所述电介质侧壁处于适当位置时，在所述衬底的所述顶表面处的所述第一开口中通过热氧化形成场释放氧化物，所述场释放氧化物比所述场氧化物更薄；激活所述第一开口下方在所述衬底中的所述第一极性的掺杂剂以形成所述场板式FET的漂移区，所述漂移区具有第一导电类型，所述漂移区横向...

【专利技术属性】
技术研发人员：H·L·爱德华兹，B·胡，J·R·托德，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国,US