外延涂布半导体晶片的方法和半导体晶片技术

本发明专利技术涉及一种用于在外延反应器(100)中在半导体晶片(120)上涂布外延沉积层(121)的方法，其中在涂布工序中，将至少一个半导体晶片(120)布置在所述外延反应器(100)中的相应衬托器(110)上，并且引导用于涂布所述至少一个半导体晶片(120)的第一沉积气体通过所述外延反应器(100)，其中在每种情况下在涂布工序之前进行蚀刻工序，在所述蚀刻工序中引导第一蚀刻气体和载气通过外延反应器(100)，并且在可预定次数的涂布工序以后，进行清洁工序，在所述清洁工序中引导第二蚀刻气体通过外延反应器(100)，然后特别是引导第二沉积气体通过外延反应器(100)，其中对于在各个涂布工序之前进行的两个或更多个蚀刻工序，根据相应的蚀刻工序来单独设置至少一个影响该蚀刻工序的变量。本发明专利技术还涉及一种半导体晶片。

【技术实现步骤摘要】
【国外来华专利技术】外延涂布半导体晶片的方法和半导体晶片
本专利技术涉及一种在外延反应器中在半导体晶片上涂布外延沉积层的方法，以及半导体晶片。
技术介绍
外延涂布的半导体晶片，特别是硅晶片，适用于例如半导体工业中，特别是适用于制造大规模集成电子元件如微处理器或存储芯片。对于现代微电子学来说，对起始材料即所谓的衬底在整体平坦度和局部平坦度、边缘几何形状、厚度分布、单面基准局部平坦度、所谓的纳米拓扑以及无缺陷方面具有严格要求。为了在外延反应器中外延涂布半导体晶片，引导沉积气体通过外延反应器，材料因此外延沉积在半导体晶片的表面上。然而，除了沉积在半导体晶片上之外，该材料还沉积在外延反应器的内部。因此，通常需要不时地从外延反应器的内表面上去除在沉积过程中以不受控制的方式沉积在所述表面上的残余物。DE102005045339A1公开了例如一种用于外延涂布半导体晶片的方法，其中在一定次数的涂布工序之后，在引导蚀刻气体通过外延反应器的清洁工序中，至少部分地去除外延反应器中不需要沉积的材料。根据DE102005045339A1的教导，在涂布工序之前，在第一步中用氢气进行预处理，并且在第二步中使用氢气和氯化氢进行蚀刻工序。在所述第二步中，氢气的气体流速相对于第一步显著降低，例如，降至10slm(标准升/分钟)以下，因此氯化氢的浓度相对于氢气变高。这导致半导体晶片边缘处材料的去除加强，由此改善了外延涂布晶片的整体平坦度。然而，当涂布半导体晶片时，各个半导体晶片之间发生几何形状的变化。特别是在涂层的边缘区域存在偏差，这对涂布的半导体晶片的质量是有害的。举例来说，边缘区域因此不能使用或只能用于质量要求较低的应用。因此希望提出避免或至少减小外延涂布的半导体晶片几何形状的变化的可能的方法。
技术实现思路
本专利技术提出了具有独立专利权利要求特征的用于外延涂布半导体晶片的方法和一种半导体晶片。从属权利要求和以下描述涉及有利的配置。在本专利技术的上下文中，半导体晶片被理解为是指由半导体材料例如元素半导体(硅、锗)，化合物半导体(例如铝或镓)或其化合物(例如Si1-xGex，0<x<1；AlGaAs，AlGaInP等)构成的晶片，其包含正面、背面以及圆周边缘。该边缘通常由两个通过之前的研磨和蚀刻工序变平的表面即所谓的小平面，和垂直于晶片表面的圆周表面即所谓的顶点或钝圆组成。由半导体材料构成的晶片正面被定义为在随后的客户工序中在其上施加所需要的微结构的一面。半导体晶片的边缘区域是晶片表面上的环形表面，其外边缘对应于边缘的开始，并且其厚度与晶片的直径相比非常小。边缘排除被理解为意指从顶点朝向晶片中心测量的限定距离。边缘排除通常与半导体晶片的直径无关。例如，如果边缘排除是2mm，则边缘排除也覆盖小于2mm的边缘区域的一部分，因为小平面的区域也必须从2mm扣除。根据本专利技术的方法适用于在外延反应器中外延涂布半导体晶片，特别是硅晶片，优选具有[100]取向的硅晶片。在这种情况下，当用简化的方式描述时，半导体晶片的外延涂布包括以下步骤：1)将至少一个半导体晶片放置在位于外延反应器中的至少一个衬托器上；2)将反应器空间加热至所需温度(斜线上升)；3)用氢气吹扫反应室(H2焙烧)；4)将氯化氢和氢气的混合物通入反应室(蚀刻，HCl焙烧)；5)外延涂布所述至少一个半导体晶片；6)冷却反应室并移除所述至少一个半导体晶片。用氢气吹扫反应室，即所谓的H2焙烧，用来去除半导体晶片上通常作为保护层存在的原有氧化物层。通过随后将氢气和氯化氢的混合物通入到反应室中(蚀刻，HCl焙烧，以下称为蚀刻工序)，位于反应室中的至少一个半导体晶片的表面通过蚀刻准备好用于外延涂布。在每种情况下，在预定次数的涂布工序之后进行清洁工序(腔室蚀刻)，在所述清洁工序中引导第二蚀刻气体，同样优选氯化氢，通过外延反应器。优选地，随后也可以引导第二沉积气体通过外延反应器(腔室涂布)。例如，三氯硅烷可以用作沉积气体，既用于至少一个半导体晶片的外延涂布，也用于清洁工序之后任选的腔室涂布。根据本专利技术，对于在各个涂布工序之前进行的两个或更多个蚀刻工序，根据相关的蚀刻工序单独设置影响该蚀刻工序的至少一个变量。这里已经认识到，可以通过有针对性的设置蚀刻工序的参数即影响蚀刻工序的变量来显著地影响半导体晶片的形状，即由于蚀刻工序而出现的表面拓扑结构。所提出的至少一个这样的变量的设置可以抵消对半导体晶片的形状具有相当大影响的各种效应。首先，可以通过这种有针对性的设置来考虑蚀刻工序之前半导体晶片的不同形状。其次，也可以考虑到在连续的蚀刻工序中变化的条件，所述连续的蚀刻工序中变化的条件是例如通过在其间的涂布工序中在外延反应器中沉积材料而引起的。通过这种方式，本专利技术尤其可以抵消(100)表面拓扑结构或晶片厚度的所谓的四重对称性，所述四重对称性特别是由于在涂布具有[100]取向的半导体晶片期间在边缘区域中的各向异性生长造成的。单晶硅由立方体系描述。立方体系中产生3种旋转对称；关于(100)平面的四重旋转对称性，关于(110)平面的双重旋转对称性和关于(111)平面的三重对称性。(100)平面围绕[100]轴旋转90°，即旋转完整一周的四分之一，导致再次得到相同的晶体结构；对于[110]和[111]取向相应地产生双重和三重对称性，这对于本专利技术同样是适用的。方向的米勒指数用方括号表示。在外延沉积到具有四重对称性的表面上期间，在90°角度情况下在和方向上(简称90°方向)产生隆起，该隆起可以通过在蚀刻工序期间有针对性地设定至少一个变量来抵消。此处关于这种四重对称更详细的解释，应该参考附图说明。通过考虑这些效应，可以制备在SEMI规格参数例如ZDD(SEMI-M67)、SFQR(SEMI-M1)和ESFQR(SEMI-M67)和/或ROA(SEMI-M77)上具有明显更好的值的半导体晶片。特别是，这些改进的值可以在很多涂布工序中重现。相应的SEMI标准用圆括号表示。特别地，在边缘排除为至少2mm并且具有至少50个长度均为至多40mm的扇区的条件下，本专利技术的方法可以得到ESFQR值小于9nm的半导体晶片，这是传统方法无法实现的。此处关于ESFQR值的详细解释应该参考附图说明。专利技术人已经认识到，外延涂布的半导体晶片的表面几何形状可以通过增加HCl的流速有针对性地进行影响。根据本专利技术，通过增加HCl流速，特别是结合特定的蚀刻温度和限定的氢气流速以及相应的HCl焙烧持续时间，与内部晶片表面相比可以有针对性地减小晶片边缘的蚀刻去除。优选地，在一个或多个外延涂布工序之后，影响相应前一个蚀刻工序的至少一个变量相对于前一个蚀刻工序被改变。以这种方式可以考虑到随后的蚀刻工序的变化的条件，所述随后的蚀刻工序的变化的条件是例如通过在其间的涂布工序期间在外延反应器中沉积材料而引起的。具体而言，在这种情况下，通过每个涂布工序，材料例如硅沉积在半导体晶片的附近或其上布置有半导体晶片的衬托器的附近。这首先导致在气体通过时外延反应器中的流动条件改变。其次，衬托器和其上承载的半导体晶片之间的温度转换由于材料沉积在衬托器上而变化，这可能在外延沉积层的情况下造成不期望的塌边，所述塌边影响参数ZDD、SFQR、ESFQR、ROA。这可以通过调整影响涂布工序之前的本文档来自技高网...

【技术保护点】
1.一种用于在外延反应器(100)中在半导体晶片(120)上涂布外延沉积层(121)的方法，其中在涂布工序中，将至少一个半导体晶片(120)布置在所述外延反应器(100)中的相应衬托器(110)上，并且引导用于涂布所述至少一个半导体晶片(120)的第一沉积气体通过所述外延反应器(100)，其中在每种情况下在涂布工序之前进行蚀刻工序，在所述蚀刻工序中引导第一蚀刻气体和载气通过外延反应器(100)，并且在可预定次数的涂布工序以后，进行清洁工序，在所述清洁工序中引导第二蚀刻气体通过外延反应器(100)，然后特别是引导第二沉积气体通过外延反应器(100)，其中对于在各个涂布工序之前进行的两个或更多个蚀刻工序，根据相应的蚀刻工序来单独设置至少一个影响该蚀刻工序的变量。

【技术特征摘要】
【国外来华专利技术】2015.12.17 DE 102015225663.41.一种用于在外延反应器(100)中在半导体晶片(120)上涂布外延沉积层(121)的方法，其中在涂布工序中，将至少一个半导体晶片(120)布置在所述外延反应器(100)中的相应衬托器(110)上，并且引导用于涂布所述至少一个半导体晶片(120)的第一沉积气体通过所述外延反应器(100)，其中在每种情况下在涂布工序之前进行蚀刻工序，在所述蚀刻工序中引导第一蚀刻气体和载气通过外延反应器(100)，并且在可预定次数的涂布工序以后，进行清洁工序，在所述清洁工序中引导第二蚀刻气体通过外延反应器(100)，然后特别是引导第二沉积气体通过外延反应器(100)，其中对于在各个涂布工序之前进行的两个或更多个蚀刻工序，根据相应的蚀刻工序来单独设置至少一个影响该蚀刻工序的变量。2.如权利要求1所述的方法，其中在每种情况下，在一个或多个涂布工序之后两个连续的清洁工序之间，相对于前一个蚀刻工序改变影响蚀刻工序的至少一个变量。3.如权利要求1或2所述的方法，其中，考虑待涂布的下一个半导体晶片(120)的几何尺寸，根据相关的蚀刻工序单独设置影响该蚀刻工序的至少一个变量。4.根据前述权利要求中任一项所述的方法，其中，所述影响蚀刻工序的至少一个变量包括第一蚀刻气体的气体流速、载气的气体流速、在蚀刻工序期间外延反应器(100)中的温度、蚀刻工序的持续时间和/或半导体晶片的旋转速度。5.根据权利要求4所述的方法，其中相对于前一个蚀刻工序，降低外延反应器(100)中的温度和/或增加蚀刻工序的持续时间，特别是在每种情况下增加1秒。6.根据权利要求4或5所述的方法，其中将所述第一蚀刻气...

【专利技术属性】
技术研发人员：C·哈格尔，K·迈，C·韦伯，
申请(专利权)人：硅电子股份公司，
类型：发明
国别省市：德国,DE