用于接触孔对准的多晶硅迭层测量图形的制造方法技术

本发明专利技术公开了一种用于接触孔对准的多晶硅迭层测量图形的制造方法，包括步骤：步骤一、在半导体衬底上形成第一栅介质层和多晶硅层；步骤二、形成硬质掩模层；步骤三、光刻定义出多晶硅栅和多晶硅迭层测量图形的形成区域；多晶硅迭层测量图形的形成区域中仅在各多晶硅线条表面覆盖光刻胶；步骤四、依次对硬质掩模层和多晶硅层进行刻蚀形成多晶硅栅和多晶硅迭层测量图形；步骤五、采用光刻胶回刻工艺去除多晶硅栅和各多晶硅线条表面的硬质掩模层。本发明专利技术能防止在多晶硅迭层测量图形表面产生硬质掩模层的残留，从而能改善接触孔的套准测量效果，也从而能根据接触孔的套准测量进行尺寸补偿，从而能防止产品报废，最后能提高产品良率。

Manufacturing method of polysilicon stacking measurement pattern for contact hole alignment

The invention discloses a method for manufacturing a polysilicon overlay measurement pattern for contact hole alignment, which comprises the following steps: first, forming a first gate dielectric layer and a polysilicon layer on a semiconductor substrate; second, forming a hard mask layer; third, defining the formation of a polysilicon gate and a polysilicon overlay measurement pattern by photolithography The formation region of the polysilicon overlay measurement pattern is covered with photoresist only on the surface of the polysilicon lines; step 4, the hard mask layer and the polysilicon layer are etched successively to form the polysilicon gate and the polysilicon overlay measurement pattern; step 5, the polysilicon gate and the polysilicon line table are removed by the photoresist etching process A hard mask layer on the surface. The invention can prevent the residue of a hard mask layer on the surface of a polysilicon overlay measuring pattern, thereby improving the alignment measuring effect of the contact hole, and thereby compensating the size according to the alignment measuring of the contact hole, thereby preventing the rejection of the product, and finally improving the yield of the product.

【技术实现步骤摘要】
用于接触孔对准的多晶硅迭层测量图形的制造方法
本专利技术涉及一种半导体集成电路制造方法，特别是涉及一种用于接触孔对准的多晶硅迭层测量图形的制造方法。
技术介绍
随着半导体技术的发展，工艺节点进入到28nm以后一般都采用HKMG来制造高性能的器件，HKMG具有高介电常数(HK)的栅介质层以及金属栅(MG)，故本领域中通常缩写为HKMG，在28nm的HKMG工艺中，通常需要采用到伪栅工艺，伪栅由栅介质层如栅氧化层和多晶硅栅叠加而成，通过伪栅的定义形成侧墙，源漏区等工艺结构之后，需要形成接触孔刻蚀停止层(CESL)，第一层间膜，然后进行平坦化，使多晶硅栅的表面露出，之后去除伪栅即多晶硅栅和栅氧化层，然后再在伪栅去除区域形成HKMG，之后形成第二层间膜，形成接触孔(contact)。在半导体制造中，由于具有多层图形结构，故需要实现多层图形结构之间的精确套准(overlay)，用于套准的标记(mark)即overlaymark通常也称为迭层测量图形。在接触孔的位置定义过程中需要实现检测设置在前层图形上的overlaymark，然后进行对准，这样才能实现接触孔的图形和前层图形之间的良好的套准。在现有方法中，用于接触孔接触孔对准的迭层测量图形通常采用多晶硅迭层测量图形实现，通过多晶硅材料来制作迭层测量图形。通常，多晶硅迭层测量图形和多晶硅栅同时形成，即和多晶硅栅的光刻和刻蚀工艺相同。如图1所示，是现有用于接触孔对准的多晶硅迭层测量图形的制造方法中使用的版图；图1中多晶硅迭层测量图形101包括了多个多晶硅线条排列结构102，多晶硅线条排列结构102中包括了多条多晶硅线条103，多晶硅线条排列结构102中的多晶硅线条103之间为间距结构，但是多晶硅线条排列结构102之间都采用多晶硅104，在进行多晶硅迭层测量图形101的定义时，现有技术中仅需打开各多晶硅线条排列结构102中的间距结构即可，多晶硅线条排列结构102之间的区域都被光刻胶覆盖，所以，由于多晶硅线条排列结构102之间的区域为大片区域且占据多晶硅迭层测量图形101的大部分面积，故现有方法中多晶硅迭层测量图形101对应的光刻为有光阻区(darktone)。28纳米以下的工艺节点的HKKMG工艺中的HPC制程中HPC为highperformancecompact的缩写，是指在28纳米和32nm的工艺节点中所采用的用于制造高性能应用器件的工艺；在28纳米HPC制程开发过程中往往在接触孔套准即contactoverlay测量设备上无法实现无法测量，这样就在Overlay超范围后无法进行补偿.进而导致芯片产品的大量报废。而且，对现有方法形成的多晶硅迭层测量图形进行观测发现，如图2所示，是采用现有方法形成的多晶硅迭层测量图形的照片，在多晶硅迭层测量图形101a的区域包括有大面积的氮化硅残留，氮化硅残留如虚线圈105所示。氮化硅是在多晶硅栅刻蚀工艺中形成于多晶硅层表面的硬质掩模层，通常，硬质掩模层需要在多晶硅栅刻蚀完成之后去除；同样，多晶硅迭层测量图形101a的区域中的硬质掩模层也应当被去除，但是由图2所示可知，氮化硅确产生了大量残留，故最后是使得contactoverlay测量失败。
技术实现思路
本专利技术所要解决的技术问题是提供一种用于接触孔对准的多晶硅迭层测量图形的制造方法，能防止在多晶硅迭层测量图形表面产生硬质掩模层的残留，从而能改善接触孔的套准测量效果。为解决上述技术问题，本专利技术提供的用于接触孔对准的多晶硅迭层测量图形的制造方法包括如下步骤：步骤一、提供一半导体衬底，在所述半导体衬底表面依次形成第一栅介质层和多晶硅层。步骤二、在所述多晶硅层的表面形成硬质掩模层；所述硬质掩模层中包括第一氮化层。步骤三、进行光刻形成第一光刻胶的图形定义出多晶硅栅的形成区域以及多晶硅迭层测量图形的形成区域；所述多晶硅栅的形成区域被第一光刻胶覆盖。所述多晶硅迭层测量图形中包括多个多晶硅线条排列结构，各所述多晶硅线条排列结构由多条多晶硅线条排列而成，所述多晶硅迭层测量图形的形成区域中仅在各所述多晶硅线条表面覆盖第一光刻胶，各所述多晶硅线条外的第一光刻胶都被去除，用以降低所述多晶硅迭层测量图形中的具有连续多晶硅结构的面积。步骤四、在步骤三形成的第一光刻胶定义下依次对所述硬质掩模层和所述多晶硅层进行刻蚀分别形成所述多晶硅栅和所述多晶硅迭层测量图形。步骤五、采用光刻胶回刻工艺去除各所述多晶硅栅和所述多晶硅迭层测量图形的各所述多晶硅线条表面的所述硬质掩模层，通过步骤三中对所述多晶硅迭层测量图形中的具有连续多晶硅结构的面积的控制使所述多晶硅迭层测量图形区域中的所述硬质掩模层都被去除，防止所述硬质掩模层残留影响所述多晶硅迭层测量图形的测量。进一步的改进是，所述半导体衬底为硅衬底。进一步的改进是，所述第一栅介质层为栅氧化层。进一步的改进是，所述多晶硅栅为伪栅，在步骤四刻蚀形成所述多晶硅栅之后还包括在所述多晶硅栅的侧面形成侧墙的步骤以及在所述多晶硅栅两侧的所述半导体衬底中形成源漏区的步骤。进一步的改进是，在步骤五之后还包括如下步骤：步骤六、形成接触孔刻蚀停止层。步骤七、形成第一层间膜。步骤八、进行化学机械研磨工艺将所述第一层间膜和所述接触孔刻蚀停止层研磨到和所述多晶硅栅的表面相平。步骤九、去除所述多晶硅栅和所述第一栅介质层。步骤十、在所述多晶硅栅和所述第一栅介质层的去除区域形成金属栅极结构。步骤十一、形成第二层间膜。步骤十二、进行接触孔的光刻并形成第二光刻胶图形，所述接触孔的光刻过程中采用多晶硅迭层测量图形进行对准。步骤十三、对所述第二层间膜和所述第一层间膜进行刻蚀形成接触孔，其中所述源漏区上方的接触孔穿过所述第二层间膜和所述第一层间膜，所述金属栅极结构上方的接触孔穿过所述第二层间膜。进一步的改进是，步骤二中所述硬质掩模层中还包括第二氧化层，所述第一氮化层叠加在所述第二氧化层之上。进一步的改进是，所述侧墙的材料采用氮化层。进一步的改进是，所述源漏区自对准形成于所述多晶硅栅的两侧。进一步的改进是，在所述源漏区中还包括嵌入式外延层。进一步的改进是，PMOS器件对应的嵌入式外延层为嵌入式锗硅外延层。进一步的改进是，步骤三中将所述多晶硅迭层测量图形中的具有连续多晶硅结构的面积降低到30微米×30微米以下。进一步的改进是，步骤十中所述金属栅极结构为HKMG，形成HKMG的分步骤包括：形成包括高介电常数材料层的第二栅介质层。形成金属栅。进一步的改进是，在所述第二栅介质层和所述半导体衬底之间具有界面层。在所述第二栅介质层和所述金属栅之间还具有功函数层。进一步的改进是，形成金属栅的步骤包括金属层的沉积以及对进行层进行化学机械研磨平坦化。进一步的改进是，步骤五中的所述光刻胶回刻工艺包括如下分步骤：步骤51、进行第三光刻胶的涂布。步骤52、对所述第三光刻胶进行回刻，回刻后的所述第三光刻胶位于各所述多晶硅栅之间以及各所述多晶硅线条之间。步骤53、以所述第三光刻胶为掩膜去除所述硬质掩模层。步骤54、去除所述第三光刻胶。本专利技术对多晶硅迭层测量图形的版图进行了特别的设计，仅将多晶硅迭层测量图形中需要采用到的多晶硅线体采用光刻胶覆盖，其它区域都不覆盖光刻胶，这样在进行多晶硅刻蚀之后，各多晶硅线条排列结构之间的区域中的多晶硅都会被去除本文档来自技高网...

【技术保护点】
1.一种用于接触孔对准的多晶硅迭层测量图形的制造方法，其特征在于，包括如下步骤：步骤一、提供一半导体衬底，在所述半导体衬底表面依次形成第一栅介质层和多晶硅层；步骤二、在所述多晶硅层的表面形成硬质掩模层；所述硬质掩模层中包括第一氮化层；步骤三、进行光刻形成第一光刻胶的图形定义出多晶硅栅的形成区域以及多晶硅迭层测量图形的形成区域；所述多晶硅栅的形成区域被第一光刻胶覆盖；所述多晶硅迭层测量图形中包括多个多晶硅线条排列结构，各所述多晶硅线条排列结构由多条多晶硅线条排列而成，所述多晶硅迭层测量图形的形成区域中仅在各所述多晶硅线条表面覆盖第一光刻胶，各所述多晶硅线条外的第一光刻胶都被去除，用以降低所述多晶硅迭层测量图形中的具有连续多晶硅结构的面积；步骤四、在步骤三形成的第一光刻胶定义下依次对所述硬质掩模层和所述多晶硅层进行刻蚀分别形成所述多晶硅栅和所述多晶硅迭层测量图形；步骤五、采用光刻胶回刻工艺去除各所述多晶硅栅和所述多晶硅迭层测量图形的各所述多晶硅线条表面的所述硬质掩模层，通过步骤三中对所述多晶硅迭层测量图形中的具有连续多晶硅结构的面积的控制使所述多晶硅迭层测量图形区域中的所述硬质掩模层都被去除，防止所述硬质掩模层残留影响所述多晶硅迭层测量图形的测量。...

【技术特征摘要】
1.一种用于接触孔对准的多晶硅迭层测量图形的制造方法，其特征在于，包括如下步骤：步骤一、提供一半导体衬底，在所述半导体衬底表面依次形成第一栅介质层和多晶硅层；步骤二、在所述多晶硅层的表面形成硬质掩模层；所述硬质掩模层中包括第一氮化层；步骤三、进行光刻形成第一光刻胶的图形定义出多晶硅栅的形成区域以及多晶硅迭层测量图形的形成区域；所述多晶硅栅的形成区域被第一光刻胶覆盖；所述多晶硅迭层测量图形中包括多个多晶硅线条排列结构，各所述多晶硅线条排列结构由多条多晶硅线条排列而成，所述多晶硅迭层测量图形的形成区域中仅在各所述多晶硅线条表面覆盖第一光刻胶，各所述多晶硅线条外的第一光刻胶都被去除，用以降低所述多晶硅迭层测量图形中的具有连续多晶硅结构的面积；步骤四、在步骤三形成的第一光刻胶定义下依次对所述硬质掩模层和所述多晶硅层进行刻蚀分别形成所述多晶硅栅和所述多晶硅迭层测量图形；步骤五、采用光刻胶回刻工艺去除各所述多晶硅栅和所述多晶硅迭层测量图形的各所述多晶硅线条表面的所述硬质掩模层，通过步骤三中对所述多晶硅迭层测量图形中的具有连续多晶硅结构的面积的控制使所述多晶硅迭层测量图形区域中的所述硬质掩模层都被去除，防止所述硬质掩模层残留影响所述多晶硅迭层测量图形的测量。2.如权利要求1所述的用于接触孔对准的多晶硅迭层测量图形的制造方法，其特征在于：所述半导体衬底为硅衬底。3.如权利要求2所述的用于接触孔对准的多晶硅迭层测量图形的制造方法，其特征在于：所述第一栅介质层为栅氧化层。4.如权利要求2所述的用于接触孔对准的多晶硅迭层测量图形的制造方法，其特征在于：所述多晶硅栅为伪栅，在步骤四刻蚀形成所述多晶硅栅之后还包括在所述多晶硅栅的侧面形成侧墙的步骤以及在所述多晶硅栅两侧的所述半导体衬底中形成源漏区的步骤。5.如权利要求4所述的用于接触孔对准的多晶硅迭层测量图形的制造方法，其特征在于：在步骤五之后还包括如下步骤：步骤六、形成接触孔刻蚀停止层；步骤七、形成第一层间膜；步骤八、进行化学机械研磨工艺将所述第一层间膜和所述接触孔刻蚀停止层研磨到和所述多晶硅栅的表面相平；步骤九、去除所述多晶硅栅和所述第一栅介质层；步骤十、在所述多晶硅栅和所述第一栅介质层的去除区域形成金属栅极结构；步骤十一、形成第二层间膜；步骤十二、进行接触孔的光刻并形...

【专利技术属性】
技术研发人员：许邦泓，杨尚勇，黄永发，蔡孟霖，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海,31