衬底处理装置、半导体器件的制造方法及记录介质制造方法及图纸

提供一种能够提高使膜特性改变的处理后的衬底的特性的衬底处理装置、半导体器件的制造方法及记录介质。包括：收容衬底的处理容器；衬底支承部，在处理容器内支承衬底，具有支承电极；与衬底支承部相对的上部电极；第一阻抗控制部，其一端连接于上部电极；第二阻抗控制部，其一端连接于支承电极；处理气体供给部，向衬底供给处理气体；活化部，其在处理容器的外侧，经由绝缘部连接于电力供给部，使处理气体活化；以及第三阻抗控制部，其一端连接于绝缘部与活化部之间。

Substrate processing device, manufacturing method of semiconductor device and recording medium

A substrate processing device, a semiconductor device manufacturing method and a recording medium capable of improving the characteristics of a processed substrate that changes the film characteristics are provided. It includes: a processing container for storing a substrate; a substrate support portion supporting a substrate in the processing container with a supporting electrode; an upper electrode opposite the substrate support portion; a first impedance control portion with one end connected to the upper electrode; a second impedance control portion with one end connected to the supporting electrode; and a processing gas supply portion with a lining. The bottom supply process gas, the activation part, which is connected to the power supply part on the outside of the treatment container through the insulation part, activates the treatment gas, and the third impedance control part, one end of which is connected between the insulation part and the activation part.

【技术实现步骤摘要】
衬底处理装置、半导体器件的制造方法及记录介质
本专利技术涉及衬底处理装置、半导体器件的制造方法及记录介质。
技术介绍
伴随大规模集成电路(LargeScaleIntegratedCircuit：以下记作LSI)、DRAM(DynamicRandomAccessMemory)、FlashMemory等所代表的半导体器件的高集成化，电路图案、在制造过程中形成的结构物逐渐微细化。在半导体器件的制造工序中，作为实现微细化的处理，进行使用了等离子体的处理。例如有专利文献1记载的技术。此外，在处理后进行改变膜特性的等离子体处理。例如有专利文献2记载的技术。现有技术文献专利文献专利文献1：日本特开2015－092533专利文献2：日本特开2012－193457
技术实现思路
专利技术要解决的问题需要提高改变膜特性的处理后的衬底的特性。因此本专利技术提供一种使改变膜特性的处理后的衬底的特性提高的技术。用于解决问题的手段根据一方案，提供如下技术，包括：收容衬底的处理容器；衬底支承部，在处理容器内支承衬底，具有支承电极；与衬底支承部相对的上部电极；第一阻抗控制部，其一端连接于上部电极；第二阻抗控制部，其一端连接于支承电极；处理气体供给部，向衬底供给处理气体；活化部，其在处理容器的外侧，经由绝缘部连接于电力供给部，使处理气体活化；以及第三阻抗控制部，其一端连接于绝缘部与活化部之间。专利技术效果根据本专利技术涉及的技术，能够在改变处理后的膜特性的等离子体处理中生成大量的活性种。附图说明图1为一实施方式涉及的衬底处理装置的概略构成图。图2为一实施方式涉及的气体供给部的概略构成图。图3为一实施方式涉及的衬底处理装置的控制器的概略构成图。图4为表示一实施方式涉及的衬底处理工序的流程图。图5为表示一实施方式涉及的等离子体生成例的图。图6为表示一实施方式涉及的等离子体生成例的图。图7为表示一实施方式涉及的等离子体生成例的图。图8为一实施方式涉及的阻抗设定表格的例子。图9为其他实施方式涉及的处理顺序例。附图标记说明100处理装置200晶片(衬底)201处理室202处理容器212衬底载置台213加热器262第一排气口234电极280控制器具体实施方式以下，说明本专利技术的实施方式。＜一实施方式＞以下，参照附图说明本专利技术的一实施方式。(1)衬底处理装置的构成首先，说明本专利技术的一实施方式涉及的衬底处理装置。对本实施方式涉及的处理装置100进行说明。衬底处理装置100例如是绝缘膜形成单元，如图1所示，以单片式衬底处理装置的方式构成。如图1所示，衬底处理装置100包括处理容器202。处理容器202构成为例如横截面为圆形、且扁平的密闭容器。另外，处理容器202由例如铝(Al)、不锈钢(SUS)等金属材料或石英构成。在处理容器202内，形成有对作为衬底的硅晶片等晶片200进行处理的处理空间201、搬送空间(移载室)203。处理容器202由上部容器202a、下部容器202b和等离子体生成容器202c构成。等离子体生成容器202c设于上部容器202a的上部。在上部容器202a与下部容器202b之间设置有分隔部204。将上部处理容器202a和等离子体生成容器202c所包围的空间、且为比分隔部204靠上方的空间称为处理空间201，将下部容器202b所包围的空间、且为比分隔部204靠下方的空间称为移载室203。在下部容器202b的侧面设置有与闸阀1490邻接的衬底搬入搬出口1480，晶片200经由衬底搬入搬出口1480在搬送组件(未图示)与移载室203之间移动。在下部容器202b的底部设置有多个提升销207。而且，下部容器202b接地。在处理室201内设置有支承晶片200的衬底支承部210。衬底支承部210主要具有：表面上具有载置面211的衬底载置台212、和作为加热部的加热器213，所述载置面211载置晶片200。在衬底载置台212上、在与提升销207对应的位置处分别设置供提升销207贯通的贯通孔214。此外，在衬底载置台212设有支承电极256。支承电极256与第二阻抗控制部257连接。通过调节第二阻抗控制部257的第二阻抗，由此能够调节晶片200、处理空间201的下方(晶片200侧)的电位。此外，第二阻抗控制部257的一端连接于任意的电位。例如，第二阻抗控制部257的一端连接于接地电位、不同于接地电位的电位的第二电位部272、以及共通电位部237中的任一个。需要说明的是，可以构成为在支承电极256与第二阻抗控制部257之间设置切换部264，将支承电极256与第二阻抗控制部257电气分离。衬底载置台212通过轴217支承。轴217贯通处理容器202的底部，进而在处理容器202的外部与升降部218连接。通过使升降部218工作而使轴217及衬底载置台212升降，从而能够使载置于衬底载置面211上的晶片200升降。需要说明的是，轴217下端部的周围由波纹管219覆盖，处理空间201内保持气密。对于衬底载置台212而言，在晶片200的搬送时，向图1的移载室203内的虚线所示的晶片移载位置移动，在晶片200的第一处理时，向图1的实线所示的第一处理位置(晶片处理位置)移动。需要说明的是，晶片移载位置为提升销207的上端从衬底载置面211的上表面突出的位置。具体而言，在使衬底载置台212下降至晶片移载位置时，使得提升销207的上端部从衬底载置面211的上表面突出，从而使提升销207从下方支承晶片200。另外，在使衬底载置台212上升至晶片处理位置时，使得提升销207从衬底载置面211的上表面没入，从而使衬底载置面211从下方支承晶片200。需要说明的是，由于提升销207与晶片200直接接触，所以优选由例如高纯度石英、高纯度氧化铝等材质形成。(排气系统)在处理室201(上部容器202a)设置有对处理空间201的气氛进行排气的、作为第一排气部的排气口262。第一排气口262连接排气管224，排气管224依次串联连接将处理空间201内控制为规定的压力的APC(AutoPressureController)等压力调节器227、真空泵223。主要由第一排气口262、排气管224、压力调节器227构成第一排气系统(排气管线)。需要说明的是，也可以构成为真空泵223包含于第一排气系统。此外，在移载室203的内壁侧面设置有对移载室203的气氛进行排气的第二排气口1481。在第二排气口1481连接排气管1482，在排气管1482依次串联连接将移载室203内控制为规定的压力的APC等压力调节器228、真空泵229。主要由第二排气口1482、排气管1482、压力调节器228构成第二排气系统(排气管线)。需要说明的是，也可以构成为真空泵229包含于第二排气系统。需要说明的是，泵229可以与上述的真空泵223同样地构成。(气体导入口)在处理室201的上部设置有用于向处理空间201内供给各种气体的气体导入口241。对与作为气体供给部的一个结构的气体导入口241连接的各气体供给单元的构成，在后面描述。(活化部(等离子体生成部))在等离子体生成容器202c的外侧设有作为活化部的电极234。电极234构成为可生成感应结合型的等离子体260。具体而言，为天线、且由线圈构成。需要说明的是，线圈长优选是不成为(λ/4)×n本文档来自技高网...

【技术保护点】
1.一种衬底处理装置，包括：收容衬底的处理容器；衬底支承部，在所述处理容器内支承所述衬底，具有支承电极；与所述衬底支承部相对的上部电极；第一阻抗控制部，其一端连接于所述上部电极；第二阻抗控制部，其一端连接于所述支承电极；处理气体供给部，向所述衬底供给处理气体；活化部，其在所述处理容器的外侧，经由绝缘部连接于电力供给部，使所述处理气体活化；以及第三阻抗控制部，其一端连接于所述绝缘部与所述活化部之间。

【技术特征摘要】
2017.02.06 JP 2017-0195141.一种衬底处理装置，包括：收容衬底的处理容器；衬底支承部，在所述处理容器内支承所述衬底，具有支承电极；与所述衬底支承部相对的上部电极；第一阻抗控制部，其一端连接于所述上部电极；第二阻抗控制部，其一端连接于所述支承电极；处理气体供给部，向所述衬底供给处理气体；活化部，其在所述处理容器的外侧，经由绝缘部连接于电力供给部，使所述处理气体活化；以及第三阻抗控制部，其一端连接于所述绝缘部与所述活化部之间。2.根据权利要求1所述的衬底处理装置，其中，还包括：第一电位部，连接于所述第一阻抗控制部的另一端，电位与接地电位不同；第二电位部，连接于所述第二阻抗控制部的另一端，电位与接地电位不同；以及第三电位部，连接于所述第三阻抗控制部的另一端，电位与接地电位不同。3.根据权利要求2所述的衬底处理装置，其中，还包括：连接所述第一电位部、所述第二电位部和所述第三电位部的共通电位部。4.根据权利要求1所述的衬底处理装置，其中，还包括：控制部，设定所述第一阻抗控制部的第一阻抗、所述第二阻抗控制部的第二阻抗、所述第三阻抗控制部的第三阻抗和所述电力供给部的电力。5.根据权利要求2所述的衬底处理装置，其中，还包括：控制部，设定所述第一阻抗控制部的第一阻抗、所述第二阻抗控制部的第二阻抗、所述第三阻抗控制部的第三阻抗和所述电力供给部的电力。6.根据权利要求3所述的衬底处理装置，其中，还包括：控制部，设定所述第一阻抗控制部的第一阻抗、所述第二阻抗控制部的第二阻抗、所述第三阻抗控制部的第三阻抗和所述电力供给部的电力。7.根据权利要求4所述的衬底处理装置，其中，所述控制部以在设定为使所述第二阻抗比所述第一阻抗和所述第三阻抗大的第一设定之后、向所述活化部供给电力，使所述第一处理气体活化的方式，控制所述第一阻抗控制部、所述第二阻抗控制部、所述第三阻抗控制部、所述活化部和所述电力供给部。8.根据权利要求5所述的衬底处理装置，其中，所述控制部以在设定为使所述第二阻抗比所述第一阻抗和所述第三阻抗大的第一设定之后、向所述活化部供给电力，使所述第一处理气体活化的方式，控制所述第一阻抗控制部、所述第二阻抗控制部、所述第三阻抗控制部、所述活化部和所述电力供给部。9.根据权利要求6所述的衬底处理装置，其中，所述控制部以在设定为使所述第二阻抗比所述第一阻抗和所述第三阻抗大的第一设定之后、向所述活化部供给电力，使所述第一处理气体活化的方式，控制所述第一阻抗控制部、所述第二阻抗控制部、所述第三阻抗控制部、所述活化部和所述电力供给部。10.根据权...

【专利技术属性】
技术研发人员：丰田一行，大桥直史，
申请(专利权)人：株式会社日立国际电气，
类型：发明
国别省市：日本,JP