沟槽栅MOSFET中集成ESD多晶硅层的结构和方法技术

本发明专利技术公开了一种沟槽栅MOSFET中集成ESD多晶硅层的结构，ESD多晶硅层设置在栅极衬垫区中，ESD多晶硅层形成于第二沟槽中且ESD多晶硅层的顶部表面的位置低于或等于第二沟槽的顶部表面并形成周侧无台阶的ESD多晶硅层；第二沟槽的深度浅于沟槽栅的第一沟槽的深度；周侧无台阶的ESD多晶硅层使接触孔的开口形成后的金属填充是在无台阶的层间膜上进行，能消除周侧具有台阶的ESD多晶硅层在进行接触孔的金属填充和回刻时产生的金属残留。本发明专利技术还公开了一种沟槽栅MOSFET中集成ESD多晶硅层的方法。

Structure and method of integrating ESD polysilicon layer in trench gate MOSFET

The invention discloses a structure of an integrated ESD polysilicon layer in a trench gate MOSFET. The ESD polysilicon layer is arranged in the grid pad area, and the ESD polysilicon layer is formed in the second trench, and the position of the top surface of the ESD polysilicon layer is lower than or equal to the top surface of the second trench and the ESD polysilicon layer without steps around the second trench is formed. The depth of the groove is shallower than that of the first groove of the groove grid; the metal filling of the ESD polysilicon layer with no step around the groove makes the opening of the contact hole formed on the interlaminar film without step, which can eliminate the metal residue of the ESD polysilicon layer with step around the groove when filling and etching the contact hole. The invention also discloses a method for integrating ESD polysilicon layer in the trench gate MOSFET.

【技术实现步骤摘要】
沟槽栅MOSFET中集成ESD多晶硅层的结构和方法
本专利技术涉及半导体集成电路制造领域，特别是涉及一种沟槽栅MOSFET中集成ESD多晶硅层的结构。本专利技术还涉及一种沟槽栅MOSFET中集成ESD多晶硅层的方法。
技术介绍
半导体集成电路中，静电释放(ESD)会对器件产生破坏作用，所以在集成电路的输入输出端需要设置ESD防护电路进行静电保护，现有ESD防护电路中包括形成于栅极衬垫区中的ESD多晶硅层，在ESD多晶硅层中能够形成掺杂区，形成静电释放通路。如图1A至图1B所示，是现有方法各步骤中的器件剖面结构示意图；图2是现有方法形成的器件的版图；现有方法包括如下步骤：步骤一、如图1A所示，沟槽栅MOSFET包括了器件单元区和栅极衬垫区，在图1A中采用虚线AA区分这两个区域，虚线AA左边的为器件单元区，虚线AA右边的为栅极衬垫区。图2则显示了沟槽栅MOSFET的版图，在有源区201中形成有沟槽栅MOSFET，其中标记202对应的为栅极衬垫，标记203对应的为源极衬垫。首先在半导体衬底如硅衬底101的表面形成沟槽栅，沟槽栅包括形成沟槽，在沟槽的内侧表面和底部表面形成栅介质层如栅氧化层102以及填充多晶硅栅103。步骤二、如图1A所示，依次形成氧化层104和多晶硅层105，氧化层104通常采用LTO工艺，LTO工艺是半导体集成电路制造领域中的一个场氧术语，为低温氧化(LowTemperatureOxide)工艺，形成氧化层的温度较低，如400℃左右，通常采用硅烷和氧气在较低的温度反应形成二氧化硅。步骤三、如图1B所示，对多晶硅层105进行光刻刻蚀形成ESD多晶硅层105，ESD多晶硅层105设置在栅极衬垫区中，这样就不用占用器件单元区的面积，有利于器件的集成。步骤四、如图1B所示，之后对ESD多晶硅层105进行掺杂，图1B中显示了在ESD多晶硅层105中掺入了多个横向排列的N型区和P型区，各N型区和P型区会组成横向结构的PNPN结构，PNPN结构的晶闸管可以直接用于静电泄放。图1B所示的结构的特点是，ESD多晶硅层105具有一个台阶，台阶的高度如图1B中的h1所示。台阶的存在会在后续工艺中在台阶的侧壁出产生金属残留。因为，后续需要形成层间膜，层间膜形成之后需要形成接触孔的开口，在填充金属层，填充接触孔的金属层通常为钨层，之后进行回刻将接触孔的开口外的金属钨都去除；但是由于ESD多晶硅层105的周侧具有台阶，故在进行接触孔的金属层的回刻工艺中容易产生金属残留。如图3A至图3C，是现有方法各步骤中的器件的照片；图3A对应于步骤四完成后的照片，此时ESD多晶硅层105已经形成并具有台阶；图3B对应于形成了层间膜106，层间膜106通常采用硼磷硅玻璃(BPSG)工艺实现即采用BPSG层；图3C则对应于在ESD多晶硅层105的区域外中已经进行了接触孔的开口的刻蚀、在接触孔的开口中填充金属以及对金属进行回刻的工艺，由于在ESD多晶硅层105的侧面形成有台阶，故在对接触孔的金属回刻中容易形成标记107所示的金属残留。回到图2所示可知，栅极衬垫区202的金属和源极衬垫区203的金属之间具有较小的间距，所以ESD多晶硅层105的侧面和源极衬垫区203之间的间距也较小，ESD多晶硅层105的侧面的金属残留容易造成栅极衬垫区202的金属和源极衬垫区203的金属之间的短路，即栅源短路。
技术实现思路
本专利技术所要解决的技术问题是提供一种沟槽栅MOSFET中集成ESD多晶硅层的结构，能消除ESD多晶硅层的台阶并进而消除由ESD多晶硅层的台阶而产生的金属残留，防止栅源短路。为此，本专利技术还提供一种沟槽栅MOSFET中集成ESD多晶硅层的方法。为解决上述技术问题，本专利技术提供的沟槽栅MOSFET中集成ESD多晶硅层的结构中沟槽栅MOSFET包括器件单元区和栅极衬垫区。沟槽栅MOSFET的器件单元形成于所述器件单元区中，各所述沟槽栅MOSFET的器件单元包括沟槽栅，所述沟槽栅穿过第二导电类型的体区，所述沟槽栅包括形成于第一沟槽的侧面和底部表面的栅介质层和填充于所述第一沟槽中的多晶硅栅，被所述多晶硅栅侧面覆盖的所述体区的表面用于形成沟道；所述器件单元区中的所述多晶硅栅延伸到所述栅极衬垫区中。ESD多晶硅层设置在所述栅极衬垫区中，所述ESD多晶硅层形成于第二沟槽中且所述ESD多晶硅层和所述第二沟槽的侧面和底部表面之间隔离有第二氧化层，所述ESD多晶硅层的顶部表面的位置低于或等于所述第二沟槽的顶部表面并从而形成周侧无台阶的所述ESD多晶硅层；所述第二沟槽的深度浅于所述第一沟槽的深度。第一导电类型重掺杂的源区形成于所述器件单元区中，所述源区的顶部通过接触孔连接到由正面金属层组成的源极衬垫。延伸到所述栅极衬垫区中的所述多晶硅栅的顶部通过接触孔连接到由正面金属层组成的栅极衬垫。各所述接触孔穿过层间膜，周侧无台阶的所述ESD多晶硅层使所述接触孔的开口形成后的金属填充是在无台阶的所述层间膜上进行，从而能消除周侧具有台阶的所述ESD多晶硅层在进行所述接触孔的金属填充和回刻时产生的金属残留。进一步的改进是，所述第二氧化层为LTO层，所述ESD多晶硅层的厚度由第一多晶硅回刻确定，该第一多晶硅回刻以延伸到所述第二沟槽外的所述第二氧化层为刻蚀终止层。进一步的改进是，直接和所述ESD多晶硅层接触的所述层间膜为BPSG层。进一步的改进是，所述第二沟槽的深度为所述第二氧化层的厚度为所述ESD多晶硅层在所述第一多晶硅回刻前的淀积的厚度为进一步的改进使,ESD多晶硅的厚度可按需通过调整第二沟槽的深度进行调整。进一步的改进是，各所述接触孔中填充的金属包括钛、氮化钛和钨。进一步的改进是，在所述ESD多晶硅层中形成有注入区。进一步的改进是，所述ESD多晶硅层中的注入区包括多个N型区和多个P型区且多个N型区和多个P型区横向排列形成PNPN结构。为解决上述技术问题，本专利技术提供的沟槽栅MOSFET中集成ESD多晶硅层的方法包括如下步骤：步骤一、在半导体衬底表面形成第二沟槽；沟槽栅MOSFET包括器件单元区和栅极衬垫区，所述第二沟槽位于所述栅极衬垫区中。步骤二、形成第二氧化层，所述第二氧化层形成于所述第二沟槽的侧面和底部表面并延伸到所述第二沟槽外的所述半导体衬底表面。步骤三、进行第一次多晶硅淀积形成ESD多晶硅层；以所述第二氧化层为刻蚀终止层对所述ESD多晶硅层进行第一多晶硅回刻使所述ESD多晶硅层的顶部表面的位置低于或等于所述第二沟槽的顶部表面并消除所述第二沟槽外的所述ESD多晶硅层，使所述ESD多晶硅层为周侧无台阶的结构。步骤四、形成硬质掩膜层，光刻打开沟槽栅的第一沟槽的形成区域，所述第一沟槽的形成区域的硬质掩膜层去除，以所述硬质掩膜层为掩膜对所述半导体衬底进行刻蚀形成所述第一沟槽；所述第一沟槽还延伸到所述栅极衬垫区中。步骤五、形成在所述第一沟槽的侧面和底部表面形成栅介质层。步骤六、进行第二次多晶硅淀积形成多晶硅栅，所述多晶硅栅将所述第一沟槽完全填充；进行第二多晶硅回刻将所述多晶硅栅回刻到和所述第一沟槽的内部。步骤七、形成第二导电类型掺杂的体区，在所述体区表面形成第一导电类型重掺杂的源区；被所述多晶硅栅侧面覆盖的所述体区的表面用于形成沟道。步骤八、形成层间膜，接触孔，正面金属层；对所述本文档来自技高网...

【技术保护点】
1.一种沟槽栅MOSFET中集成ESD多晶硅层的结构，其特征在于：沟槽栅MOSFET包括器件单元区和栅极衬垫区；沟槽栅MOSFET的器件单元形成于所述器件单元区中，各所述沟槽栅MOSFET的器件单元包括沟槽栅，所述沟槽栅穿过第二导电类型的体区，所述沟槽栅包括形成于第一沟槽的侧面和底部表面的栅介质层和填充于所述第一沟槽中的多晶硅栅，被所述多晶硅栅侧面覆盖的所述体区的表面用于形成沟道；所述器件单元区中的所述多晶硅栅延伸到所述栅极衬垫区中；ESD多晶硅层设置在所述栅极衬垫区中，所述ESD多晶硅层形成于第二沟槽中且所述ESD多晶硅层和所述第二沟槽的侧面和底部表面之间隔离有第二氧化层，所述ESD多晶硅层的顶部表面的位置低于或等于所述第二沟槽的顶部表面并从而形成周侧无台阶的所述ESD多晶硅层；所述第二沟槽的深度浅于所述第一沟槽的深度；第一导电类型重掺杂的源区形成于所述器件单元区中，所述源区的顶部通过接触孔连接到由正面金属层组成的源极衬垫；延伸到所述栅极衬垫区中的所述多晶硅栅的顶部通过接触孔连接到由正面金属层组成的栅极衬垫；各所述接触孔穿过层间膜，周侧无台阶的所述ESD多晶硅层使所述接触孔的开口形成后的金属填充是在无台阶的所述层间膜上进行，从而能消除周侧具有台阶的所述ESD多晶硅层在进行所述接触孔的金属填充和回刻时产生的金属残留。...

【技术特征摘要】
1.一种沟槽栅MOSFET中集成ESD多晶硅层的结构，其特征在于：沟槽栅MOSFET包括器件单元区和栅极衬垫区；沟槽栅MOSFET的器件单元形成于所述器件单元区中，各所述沟槽栅MOSFET的器件单元包括沟槽栅，所述沟槽栅穿过第二导电类型的体区，所述沟槽栅包括形成于第一沟槽的侧面和底部表面的栅介质层和填充于所述第一沟槽中的多晶硅栅，被所述多晶硅栅侧面覆盖的所述体区的表面用于形成沟道；所述器件单元区中的所述多晶硅栅延伸到所述栅极衬垫区中；ESD多晶硅层设置在所述栅极衬垫区中，所述ESD多晶硅层形成于第二沟槽中且所述ESD多晶硅层和所述第二沟槽的侧面和底部表面之间隔离有第二氧化层，所述ESD多晶硅层的顶部表面的位置低于或等于所述第二沟槽的顶部表面并从而形成周侧无台阶的所述ESD多晶硅层；所述第二沟槽的深度浅于所述第一沟槽的深度；第一导电类型重掺杂的源区形成于所述器件单元区中，所述源区的顶部通过接触孔连接到由正面金属层组成的源极衬垫；延伸到所述栅极衬垫区中的所述多晶硅栅的顶部通过接触孔连接到由正面金属层组成的栅极衬垫；各所述接触孔穿过层间膜，周侧无台阶的所述ESD多晶硅层使所述接触孔的开口形成后的金属填充是在无台阶的所述层间膜上进行，从而能消除周侧具有台阶的所述ESD多晶硅层在进行所述接触孔的金属填充和回刻时产生的金属残留。2.如权利要求1所述的沟槽栅MOSFET中集成ESD多晶硅层的结构，其特征在于：所述第二氧化层为LTO层，所述ESD多晶硅层的厚度由第一多晶硅回刻确定，该第一多晶硅回刻以延伸到所述第二沟槽外的所述第二氧化层为刻蚀终止层。3.如权利要求1所述的沟槽栅MOSFET中集成ESD多晶硅层的结构，其特征在于：直接和所述ESD多晶硅层接触的所述层间膜为BPSG层。4.如权利要求1或2所述的沟槽栅MOSFET中集成ESD多晶硅层的结构，其特征在于：所述第二沟槽的深度为所述第二氧化层的厚度为所述ESD多晶硅层在所述第一多晶硅回刻前的淀积的厚度为5.如权利要求1所述的沟槽栅MOSFET中集成ESD多晶硅层的结构，其特征在于：各所述接触孔中填充的金属包括钛、氮化钛和钨。6.如权利要求1所述的沟槽栅MOSFET中集成ESD多晶硅层的结构，其特征在于：在所述ESD多晶硅层中形成有注入区。7.如权利要求6所述的沟槽栅MOSFET中集成ESD多晶硅层的结构，其特征在于：所述ESD多晶硅层中的注入区包括多个N型区和多个P型区且多个N型区和多个P型区横向排列形成PNPN结构。8.一种沟槽栅MOSFET中集成ESD多晶硅层的方法，其特征在于，包括如下步骤：步骤一、在半导体衬底表面形成第二沟槽；沟槽栅MOSFET包括器件单元区和栅极衬垫区，所述第二沟槽位于所述栅极衬垫区中；步骤二、形成第二氧化层，所述第二氧化层形成于所述第二沟槽的侧面和底部表面并延伸到所述第二沟...

【专利技术属性】
技术研发人员：陈正嵘，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31