用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺制造技术

本发明专利技术涉及一种用于多芯片晶圆级扇出型三维立体封装结构，包括至少两层重新布线层，重新布线层为介电层，在介电层的两侧层面上有连接两侧进行互相配合并形成互联结构的金属连接结构，金属连接结构露出介电层作为金属触点，重新布线层的一侧设置塑封层，塑封层内塑封有芯片或无源被动元件，相邻的重新布线层之间通过微硅晶块连接。本发明专利技术还公开了此种用于多芯片晶圆级扇出型三维立体封装结构的封装工艺。采用发明专利技术的设计方案，可以把尺寸大小各异的无源器件与裸晶片同时集成封装，大大提高了集成度，对于wifi，PA，PMU等类型的使用大量无源器件的应用尤为适合，同时，三维堆叠方式大大缩小了封装面积。

Multi chip wafer level fan out 3D package structure and its packaging technology

The invention relates to a multi-chip wafer-level fan-out three-dimensional packaging structure, which comprises at least two layers of re-wiring layer, a re-wiring layer as a dielectric layer, a metal connection structure on both sides of the dielectric layer to cooperate with each other and form an interconnected structure, and a metal connection structure exposes a dielectric layer as gold. A plastic encapsulation layer is arranged on one side of the re-wiring layer, and a chip or passive passive element is encapsulated in the plastic encapsulation layer, and the adjacent re-wiring layers are connected by micro-silicon blocks. The invention also discloses a packaging process for the multi-chip wafer stage fan-out three-dimensional packaging structure. By adopting the design scheme of the invention, the passive devices with different sizes can be integrated with the bare wafer at the same time, which greatly improves the integration degree. It is especially suitable for wifi, PA, PMU and other types of applications that use a large number of passive devices. At the same time, the three-dimensional stacking method greatly reduces the encapsulation area.

【技术实现步骤摘要】
用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺
本专利技术涉及半导体封装
，具体涉及一种用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺。
技术介绍
随着电子装置设备的多功能化和小型化越来越高，需要集成封装在一起的芯片种类和数量也日益提高，例如wifi/PA/PMU等应用需要将具有不同功能的有源芯片(裸晶片，或已经封装好的芯片等)与无源被动元器件等其他器件组装到一起，实现具有一定功能的单个封装件，从而形成一个系统或者子系统。目前广泛采用的扇出型封装是对已经塑封在一起的所有被动元件及裸晶片构成的塑封体上进行重新布线以达到元器件之间的互联封装，该类封装方法在应对数量较多且较复杂多样的芯片与无源被动器件的集成封装时存在诸如翘曲度控制难度较大,精度差,封装面积较大，可靠性不高等问题。
技术实现思路
专利技术目的：本专利技术的目的在于解决现有的电子装置设备封装要求能够集成不同功能的芯片，然而封装技术滞后，无法实现多功能，同时对于数量较多且较复杂多样的芯片与无源被动器件的集成封装时存在诸如翘曲度控制难度较大,精度差,封装面积较大，可靠性不高等问题。技术方案：本专利技术采用以下技术方案：一种用于多芯片晶圆级扇出型三维立体封装结构，包括至少两层重新布线层，重新布线层为介电层，在介电层的两侧层面上有连接两侧进行互相配合并形成互联结构的金属连接结构，金属连接结构露出介电层作为金属触点，重新布线层的一侧设置塑封层，塑封层内塑封有芯片或无源被动元件，相邻的重新布线层之间还设有用于与两层重新布线层形成电学连接的微硅晶块，微硅晶块包括硅晶圆，在硅晶圆上的多个凹槽内壁涂覆二氧化硅介电层并用金属导电柱填充通孔。进一步地，金属连接结构一端与介电层的平面平行，一端延伸出介电层，延伸出介电层的金属触点一侧设置塑封层。进一步地，微硅晶块的金属导电柱连接相邻两层介电层的对应金属触点。进一步地，完成组装后的多层重新布线层，一侧为塑封层，一侧为介电层，介电层的金属触点位置涂覆锡球。进一步地，包括两层重新布线层，从上至下依次设置塑封层、介电层、塑封层和介电层，在介电层的两侧层面上有连接两侧进行互相配合并形成互联结构的金属连接结构，金属连接结构一端与介电层的平面平行，一端延伸出介电层，延伸出介电层的金属触点一侧设置塑封层，塑封层内塑封有芯片或无源被动元件，两层介电层之间的塑封层内还设有将两层介电层对应金属触点进行连接的微硅晶块，微硅晶块包括硅晶圆，在硅晶圆上的多个凹槽内壁涂覆二氧化硅介电层并用金属导电柱填充通孔，最下方的介电层底部金属触点上涂覆锡球。进一步地，塑封层中芯片或无源被动元件带有金属凸点的一侧朝向介电层，对应于介电层上延伸出介电层的金属触点完成连接。进一步地，芯片或无源被动元件包含至少一个伪管芯。进一步地，所述介电层为无机介电层或有机介电层。一种用于多芯片晶圆级扇出型三维立体封装结构的封装工艺，包括以下步骤：1)在临时载片表面粘附临时键合胶层；2)在步骤1)得到的临时键合胶层表面用薄膜工艺制作第一层的重新布线层，该重新布线层为介电层，在介电层的两侧层面上有连接两侧进行互相配合并形成互联结构的金属连接结构；3)在第一层的重新布线层上制作微硅晶块，微硅晶块与重新布线层形成电学互联；4)紧接着在第一层的重新布线层上贴附所需要封装的芯片和/或无源被动元件；5)将贴附在载片第一层的重新布线层上的金属导电柱和芯片及无源被动元件进行整体塑封，形成第一层的塑封层，并减薄第一层的塑封层的厚度使金属导电柱露出；6)在第一层的塑封层上面继续制作第二层的重新布线层，结构和方法与制作第一层的重新布线层相同，金属导电柱与第二层的重新布线层上对应的金属触点形成电学互联；7)然后在第二层的重新布线层上贴附更多的无源被动元件；8)将贴附在第二层的重新布线层上的元件进行塑封，形成第二层的塑封层；9)采用激光或热剥离的办法将临时载片与其上的封装体分离，从而使封装体的第一层的重新布线层裸露出来；10)在封装体的第一层的重新线层上采用植球工艺完成焊接；11)进行切割得到单独的封装体。进一步地，所述步骤2)中重新布线层的制作包括以下步骤：a)先在临时键合胶上沉积一薄层金属种子层；b)紧接着涂覆一层光刻胶；c)用光刻的方法在上形成多个第一凹槽，在第一凹槽的底部使金属种子层表面露出；d)然后继续用电镀的方法在第一凹槽内形成金属连接结构；e)用刻蚀的方法去除光刻胶以及位于光刻胶底部的金属种子层；f)继续在其上覆盖一层介电层；g)用光刻的方法在介电层上形成开口结构，使得前一步形成的金属连接结构的焊盘表面露出；h)在介电层的两侧制作金属连接结构的金属触点。进一步地，所述步骤3)中微硅晶块的制作步骤包括：A)在硅晶圆上，用半导体晶圆镀薄技术先刻蚀出多个第二凹槽；B)然后在第二凹槽内镀上二氧化硅介电层；C)接着用电镀的方法制作金属导电柱以填充第二凹槽；D)背面减薄硅晶圆使金属导电柱的另一个表面也裸露出来；E)对硅晶圆进行切割。进一步地，所述步骤3)中，金金属导电柱的上表面与第一层的塑封层的上表面处于同一平面。进一步地，所述步骤9)中，两层塑封层和两层介电层共同构成封装体。有益效果：本专利技术与现有技术相比：1)可以把尺寸大小各异的无源器件与裸晶片同时集成封装，大大提高了集成度，对于wifi，PA，PMU等类型的使用大量无源器件的应用尤为适合；2)三维堆叠方式大大缩小了封装面积。3)临时载片一直存在于制作塑封层和重新布线层的始终，从而可以大幅减小塑封过程中形成翘曲度提高布线层的制作精度和可靠性以及良率，尤其是当所要进行集成封装的芯片种类和大小规格比较多样的情况下，这一优势尤为明显。附图说明图1为本专利技术成品的结构示意图；图2为本专利技术封装工艺步骤2)结束后的状态图；图3为本专利技术封装工艺步骤3)结束后的状态图；图4为本专利技术封装工艺步骤4)结束后的状态图；图5为本专利技术封装工艺步骤5)结束后的状态图；图6为本专利技术封装工艺步骤8)结束后的状态图；图7为本专利技术封装体的结构示意图；图8为本专利技术重新布线层制备步骤a)结束后的状态图；图9为本专利技术重新布线层制备步骤b)结束后的状态图；图10为本专利技术重新布线层制备步骤c)结束后的状态图；图11为本专利技术重新布线层制备步骤d)结束后的状态图；图12为本专利技术重新布线层制备步骤e)结束后的状态图；图13为本专利技术重新布线层制备步骤g)结束后的状态图；图14为本专利技术重新布线层制备完成后的状态图；图15为本专利技术在硅晶圆上刻蚀出多个第二凹槽后的示意图；图16为本专利技术在第二凹槽内制作金属导电柱后的示意图；图17为本专利技术对硅晶圆的切割示意图。具体实施方式下面结合具体实施案例和附图对本技术进一步描述。实施例1如附图1所示，一种集成型封装结构，包括两层重新布线层，重新布线层为介电层2，从上至下依次设置塑封层1、介电层2、塑封层1和介电层2，在介电层2的两侧层面上有连接两侧进行互相配合并形成互联结构的金属连接结构3，金属连接结构3一端与介电层2的平面平行，一端延伸出介电层2，延伸出介电层2的金属触点(未图示)一侧设置塑封层1，塑封层1内塑封有芯片4(包括裸晶片，已经封装的晶片等)或无源被动元件(未图示)，两层介电层2之间的塑封层1内还设有将两层介电层2对应金属触点进行连接的微硅晶块，微硅晶块本文档来自技高网...

【技术保护点】
1.一种用于多芯片晶圆级扇出型三维立体封装结构，其特征在于：包括至少两层重新布线层，重新布线层为介电层，在介电层的两侧层面上有连接两侧进行互相配合并形成互联结构的金属连接结构，金属连接结构露出介电层作为金属触点，重新布线层的一侧设置塑封层，塑封层内塑封有芯片或无源被动元件，相邻的重新布线层之间还设有用于与两层重新布线层形成电学连接的微硅晶块，微硅晶块包括硅晶圆，在硅晶圆上的多个凹槽内壁涂覆二氧化硅介电层并用金属导电柱填充通孔。

【技术特征摘要】
1.一种用于多芯片晶圆级扇出型三维立体封装结构，其特征在于：包括至少两层重新布线层，重新布线层为介电层，在介电层的两侧层面上有连接两侧进行互相配合并形成互联结构的金属连接结构，金属连接结构露出介电层作为金属触点，重新布线层的一侧设置塑封层，塑封层内塑封有芯片或无源被动元件，相邻的重新布线层之间还设有用于与两层重新布线层形成电学连接的微硅晶块，微硅晶块包括硅晶圆，在硅晶圆上的多个凹槽内壁涂覆二氧化硅介电层并用金属导电柱填充通孔。2.根据权利要求1所述的用于多芯片晶圆级扇出型三维立体封装结构，其特征在于：金属连接结构一端与介电层的平面平行，一端延伸出介电层，延伸出介电层的金属触点一侧设置塑封层。3.根据权利要求1所述的用于多芯片晶圆级扇出型三维立体封装结构，其特征在于：微硅晶块的金属导电柱连接相邻两层介电层的对应金属触点。4.根据权利要求1所述的用于多芯片晶圆级扇出型三维立体封装结构，其特征在于：完成组装后的多层重新布线层，一侧为塑封层，一侧为介电层，介电层的金属触点位置涂覆锡球。5.根据权利要求1所述的用于多芯片晶圆级扇出型三维立体封装结构，其特征在于：包括两层重新布线层，从上至下依次设置塑封层、介电层、塑封层和介电层，在介电层的两侧层面上有连接两侧进行互相配合并形成互联结构的金属连接结构，金属连接结构一端与介电层的平面平行，一端延伸出介电层，延伸出介电层的金属触点一侧设置塑封层，塑封层内塑封有芯片或无源被动元件，两层介电层之间的塑封层内还设有将两层介电层对应金属触点进行连接的微硅晶块，微硅晶块包括硅晶圆，在硅晶圆上的多个凹槽内壁涂覆二氧化硅介电层并用金属导电柱填充通孔，最下方的介电层底部金属触点上涂覆锡球。6.根据权利要求1或5所述的用于多芯片晶圆级扇出型三维立体封装结构，其特征在于：塑封层中芯片或无源被动元件带有金属凸点的一侧朝向介电层，对应于介电层上延伸出介电层的金属触点完成连接。7.根据权利要求1或5所述的用于多芯片晶圆级扇出型三维立体封装结构，其特征在于：芯片或无源被动元件包含至少一个伪管芯。8.根据权利要求1至5任意一项所述的用于多芯片晶圆级扇出型三维立体封装结构，其特征在于：所述介电层为无机介电层或有机介电层。9.一种如权利要求1所述的用于多芯片晶圆级扇出型三维立体封装结构的封装工艺，其特征在于：包括以下步骤：1)在临时载片表面粘附临时键合胶层；2)在步骤1)得到的临时键合胶层表面用薄膜工艺制作第一层的重新...

【专利技术属性】
技术研发人员：王新，蒋振雷，陈坚，
申请(专利权)人：浙江卓晶科技有限公司，
类型：发明
国别省市：浙江,33