漏电流补偿电路和半导体装置制造方法及图纸

本发明专利技术提供漏电流补偿电路和半导体装置，该漏电流补偿电路具有：补偿MOS晶体管，其漏极与源极连接，衬底与接地端子连接，生成与电流输出电路的MOS晶体管的漏电流相等的补偿电流；以及电流镜电路，其输入端子连接于补偿MOS晶体管的漏极和源极连接，输出端子与电流输出电路的MOS晶体管连接，漏电流补偿用的MOS晶体管的面积较小，并且能够对栅极漏电流进行补偿。

Leakage current compensation circuit and semiconductor device

The invention provides a leakage current compensation circuit and a semiconductor device. The leakage compensation circuit has: compensation MOS transistor, the drain pole is connected with the source pole, the substrate is connected to the grounding terminal, and the compensation current equal to the leakage current of the MOS transistor of the current output circuit; and the electric current mirror circuit, whose input terminal is connected to the supplement. The leakage and source connection of the MOS transistor are compensated. The output terminal is connected with the MOS transistor of the current output circuit. The area of the MOS transistor used for leakage current compensation is smaller, and the leakage current of the gate can be compensated.

【技术实现步骤摘要】
漏电流补偿电路和半导体装置
本专利技术涉及对MOS晶体管的漏电流进行补偿的漏电流补偿电路和半导体装置。
技术介绍
对于由MOS晶体管构成的电路，通常在将MOS晶体管作为没有漏电流的理想元件进行模型化之后确定电路常数并设计电特性。但是，在实际的MOS晶体管中，在源极与衬底(Bulk)之间以及漏极与衬底之间存在寄生二极管。特别是在高温时寄生二极管的反向漏电流增加，成为使电气电路特性恶化的主要原因。并且，MOS晶体管的栅极的漏电流也同样成为使电气电路特性恶化的主要原因。图4是以往的漏电流补偿电路的电路图。以往的漏电流补偿电路是对漏极与电路20连接、栅极与电路30连接的NMOS晶体管401的寄生二极管411的反向漏电流IL进行补偿的电路。在寄生二极管411中，由于对NMOS晶体管401的漏极与源极间施加反向偏置电压，因此反向漏电流IL朝向衬底流动，流过电路20的电流增大与反向漏电流IL相应的量。由于反向漏电流IL相对于电路20的动作电流成为电流误差，因此成为使电路性能恶化的主要原因。漏电流补偿电路具有：MOS晶体管402，其生成补偿二极管412的反向漏电流IC作为补偿电流；电流镜，其由将补偿电流IC作为输入电流并将输出电流供给到MOS晶体管401的MOS晶体管403、404构成。MOS晶体管401和MOS晶体管402为工艺构造上同种且同尺寸的晶体管，使MOS晶体管402的栅极与接地端子VSS连接，将MOS晶体管402设定为处于截止状态。因此，补偿二极管412的反向漏电流IC与寄生二极管411的反向漏电流IL相等。因此，由漏电流补偿电路补偿MOS晶体管401所产生的反向漏电流IL(例如，参照专利文献1)。专利文献1：日本特开平8-340246号公报然而，在以往的漏电流补偿电路中，为了生成与补偿对象的MOS晶体管401所产生的反向漏电流IL相等的大小的补偿电流IC，需要对补偿MOS晶体管402采用与MOS晶体管401相等的晶体管尺寸，因此布置图案(Layoutpattern)面积的增加较大。并且，所补偿的漏电流的对象限于二极管的反向漏电流，无法补偿伴随着制造工艺的微细化而呈现增加趋势的栅极漏电流。
技术实现思路
本专利技术的目的在于，提供如下的漏电流补偿电路：漏电流补偿用的MOS晶体管的面积较小并且能够对栅极漏电流进行补偿。为了解决上述问题，本专利技术的漏电流补偿电路的特征在于，具有：补偿MOS晶体管，其漏极与源极连接，衬底与接地端子连接，生成与电流输出电路的MOS晶体管的漏电流相等的补偿电流；以及电流镜电路，其输入端子连接于补偿MOS晶体管的漏极和源极，输出端子与电流输出电路的MOS晶体管连接。专利技术效果根据本专利技术的漏电流补偿电路，在生成对二极管的反向漏电流进行补偿的补偿电流的补偿MOS晶体管中，通过使用源极-衬底间寄生二极管和漏极-衬底间寄生二极管这双方，能够通过以往方法的一半的布置图案的面积而实现补偿MOS晶体管。并且，通过将栅极进一步连接于漏极和源极，能够利用补偿MOS晶体管同时生成寄生二极管的反向漏电流的补偿电流和栅极漏电流的补偿电流，因此，能够同时对补偿对象MOS晶体管的寄生二极管的反向漏电流和MOS晶体管的栅极漏电流进行补偿，从而高精度地进行漏电流补偿。附图说明图1是本专利技术的第一实施方式的漏电流补偿电路的电路图。图2是本专利技术的第二实施方式的漏电流补偿电路的电路图。图3是本专利技术的第三实施方式的漏电流补偿电路的电路图。图4是以往的漏电流补偿电路的电路图。标号说明101、102：补偿对象MOS晶体管；103、104：补偿MOS晶体管；109：端子；110：电流源；111、112：寄生二极管。具体实施方式以下，参照附图对本专利技术的实施方式进行说明。本专利技术的漏电流补偿电路是用于对端子109高精度地供给电流源110的电流的电路。(第一实施方式)图1是本专利技术的第一实施方式的漏电流补偿电路的电路图。在MOS晶体管101的漏极-衬底之间存在寄生二极管111。寄生二极管111处于被施加MOS晶体管101的漏极-源极间电压的反向偏压状态。因此，寄生二极管111的反向漏电流IL1朝向与接地端子VSS连接的衬底流动。并且，由于采用了MOS晶体管101的漏极连接有MOS晶体管101的栅极和MOS晶体管102的栅极的电路结构，因此MOS晶体管101的栅极漏电流ILG1和MOS晶体管102的栅极漏电流ILG2流过MOS晶体管101的漏极。因此，就流过端子109的电流而言，从电流源110所供给的电流中减少了上述漏电流的总计的电流。第一实施方式的漏电流补偿电路具有对上述的减少的电流进行补偿的功能。第一实施方式的漏电流补偿电路具有补偿用的电流镜电路，该补偿用的电流镜电路由生成漏电流的补偿电流的补偿MOS晶体管103以及将漏电流的补偿电流供给到漏电流补偿对象的MOS晶体管101、102的MOS晶体管105、106构成。补偿MOS晶体管103的栅极、源极和漏极连接，衬底与接地端子VSS连接，具有漏极-衬底间的寄生二极管113和源极-衬底间的寄生二极管114。补偿MOS晶体管103是在制造工艺上与补偿对象MOS晶体管101和MOS晶体管102相同的构造的晶体管。此外，在补偿对象MOS晶体管101和补偿MOS晶体管103的晶体管构造中源极及漏极的扩散形状相同，寄生二极管113和寄生二极管114的构造与寄生二极管111相同。因此，在将MOS晶体管103的寄生二极管113和寄生二极管114的扩散面积相对于MOS晶体管101的寄生二极管111的扩散面积而分别设定为1/2的情况下，当将流过寄生二极管113的泄漏补偿电流设为IC11、将流过寄生二极管114的泄漏补偿电流设为IC21时，式1的关系成立。IL1＝IC11+IC21…(1)这样，在利用补偿MOS晶体管103生成与寄生二极管111的反向漏电流IL1相等的泄漏补偿电流IC11+IC21的情况下，与仅使用补偿MOS晶体管的漏极-衬底间寄生二极管的以往方式相比，在本方式中使用漏极-衬底间寄生二极管和源极-衬底间寄生二极管这双方，因此能够将补偿MOS晶体管103的布置图案面积缩小到1/2。补偿MOS晶体管103通过将栅极连接于漏极和源极，除了寄生二极管的反向漏电流IC11、IC12之外还生成栅极漏电流ICG1。因此，在将由MOS晶体管105、106构成的补偿用的电流镜电路的输入电流I01与输出电流I11的大小之比设定为1比1的情况下，关于MOS晶体管101的寄生二极管111的反向漏电流IL1和栅极漏电流ILG1、MOS晶体管102的栅极漏电流ILG2、作为寄生二极管113、114的反向漏电流的补偿电流IC11、IC21、作为栅极漏电流的补偿电流ICG1，式2的关系成立。IC11+IC21+ICG1＝I01＝I11＝IL1+ILG1+ILG2…(2)即，第一实施方式的漏电流补偿电路同时实现反向漏电流IL1和栅极漏电流ILG1、ILG2的补偿。(第二实施方式)图2是本专利技术的第二实施方式的漏电流补偿电路的电路图。第二实施方式的漏电流补偿电路是仅对MOS晶体管102的漏极-衬底间的寄生二极管112的反向漏电流IL2进行补偿的电路。第二实施方式的漏电流补偿电路具有补偿用的电流镜电路，该补偿用的电流镜电路由生成漏电流的补本文档来自技高网...

【技术保护点】
1.一种漏电流补偿电路，其对MOS晶体管的漏电流进行补偿，该MOS晶体管构成将电流源的电流输出到输出端子的输出电路，其特征在于，该漏电流补偿电路具有：补偿MOS晶体管，其漏极与源极连接，衬底与接地端子连接，生成与所述漏电流相等的补偿电流；以及电流镜电路，其输入端子连接于所述补偿MOS晶体管的所述漏极和所述源极，输出端子与构成所述输出电路的MOS晶体管连接。

【技术特征摘要】
2017.01.30 JP 2017-0141271.一种漏电流补偿电路，其对MOS晶体管的漏电流进行补偿，该MOS晶体管构成将电流源的电流输出到输出端子的输出电路，其特征在于，该漏电流补偿电路具有：补偿MOS晶体管，其漏极与源极连接，衬底与接地端子连接，生成与所述漏电流相等的补偿电流；以及电流镜电路，其输入端子连接于所述补偿MOS晶体管的所述漏极和所述源极，输出端子与构成所述输出电路的MOS晶体管连接。2.根据权利要求1所述的漏电流补偿电路，其特征在于，所...

【专利技术属性】
技术研发人员：椎根雄寿，中村博高，
申请(专利权)人：艾普凌科有限公司，
类型：发明
国别省市：日本,JP