半导体装置及其制造方法制造方法及图纸

本发明专利技术提供一种半导体装置及其制造方法。半导体装置包括基板，具有第一导电类型。磊晶层，设于基板上且具有第二导电类型。第二导电类型第一埋藏层，设置于基板的高电位区中，第二导电类型第一埋藏层具有第二导电类型。第二导电类型第二埋藏层，位于第二导电类型第一埋藏层的正上方，第二导电类型第二埋藏层具有第二导电类型。第二导电类型第一埋藏层的顶面与第二导电类型第二埋藏层的顶面分别与磊晶层的顶面相距不同距离。第二导电类型第一埋藏层的掺质浓度小于第二导电类型第二埋藏层的掺质浓度。

Semiconductor devices and their manufacturing methods

The invention provides a semiconductor device and a manufacturing method thereof. The semiconductor device includes a substrate having a first conductive type. The epitaxial layer is arranged on the substrate and has a second conductivity type. Second the first buried layer of the conductive type is arranged in the high potential area of the substrate, and the first conductive layer of the second conductive type has a second conductive type. The second conductivity type second buried layer is located directly above the first buried layer of the second conductivity type, and the second conductive type second buried layer has second conductive type. The top surface of the first buried layer of the second conductive type and the top surface of the second conductive type second buried layer are respectively different from the top surface of the epitaxial layer. Second the conductivity of the first buried layer is less than that of the second conductivity type second and the concentration of the buried layer.

【技术实现步骤摘要】
半导体装置及其制造方法
本专利技术是有关于一种半导体装置及其制造方法，特别是有关于一种高压半导体装置及其制造方法，具体的讲是一种半导体装置及其制造方法。
技术介绍
高压集成电路(HVIC)因具有符合成本效益且易相容于其它制作工艺等优点，因而已广泛应用于发光二极管(LED)、显示器驱动集成电路元件、电源供应器、电力管理、通讯、车用电子的电源控制系统中。然而，现有技术的高压集成电路会因为闭锁效应(latchup)、低击穿电压、低元件切换速度及较大的元件面积等问题而无法进一步的改善。因此，在此
中，有需要一种高压半导体装置，以改善上述缺点。
技术实现思路
本专利技术的一实施例提供一种半导体装置。上述半导体装置包括一基板，具有一第一导电类型，上述基板包括：一高电位区；一低电位区，其与上述高电位区彼此隔开；以及一电位转换区和一隔离区，设于上述高电位区与上述低电位区之间，其中上述隔离区将上述电位转换区与上述高电位区彼此隔开；一磊晶层，设于上述基板上，其中上述磊晶层具有一第二导电类型，且上述第一导电类型与上述第二导电类型不同；一第二导电类型第一埋藏层，设置于上述高电位区中，其中上述第二导电类型第一埋藏层具有上述第二导电类型；一第二导电类型第二埋藏层，设置于上述第二导电类型第一埋藏层的正上方，其中上述第二导电类型第二埋藏层具有上述第二导电类型，其中上述第二导电类型第一埋藏层的一顶面与上述第二导电类型第二埋藏层的一顶面分别与上述磊晶层的一顶面相距不同距离，且其中上述第二导电类型第一埋藏层的掺质浓度小于上述第二导电类型第二埋藏层的掺质浓度。本专利技术的另一实施例提供一种半导体装置的制造方法。上述半导体装置的制造方法包括提供一基板，具有一第一导电类型，上述基板包括：一高电位区；一低电位区，其与上述高电位区彼此隔开；以及一电位转换区和一隔离区，设于上述高电位区与上述低电位区之间，其中上述隔离区将上述电位转换区与上述高电位区彼此隔开；进行一第一离子植入制作工艺，于上述高电位区中的上述基板内形成一第二导电类型第一埋藏层，其中上述第二导电类型第一埋藏层具有一第二导电类型，且上述第一导电类型与上述第二导电类型不同；进行一第二离子植入制作工艺，于上述第二导电类型第一埋藏层的正上方形成一第二导电类型第二埋藏层，其中上述第二导电类型第二埋藏层具有上述第二导电类型；以及进行一磊晶成长制作工艺，于上述基板上形成一磊晶层，其中上述磊晶层具有上述第二导电类型，其中形成上述磊晶层之后，上述第二导电类型第二埋藏层扩散延伸进入上述磊晶层中。附图说明图1～图4显示本专利技术一些实施例的半导体装置的制作工艺剖面示意图。【符号说明】500～半导体装置；200～基板；202～低电位区；204～电位转换区；206～隔离区；208～高电位区；210～第二导电类型第一埋藏掺杂区；211、213、217、221～顶面；212～第二导电类型第一埋藏层；212A～第一掺质；214～第二导电类型第二埋藏层；214A～第二掺质；215、216～边缘；220～磊晶层；222～高压第一导电类型井区；224～高压第二导电类型井区；226～第一导电类型井区；228～第二导电类型漂移掺杂区；230～第一导电类型漂移掺杂区；234～第一导电类型接线掺杂区；236～第二导电类型接线掺杂区；240～隔绝结构；250～栅极结构；260～交界处；270～横向扩散金属氧化物半导体；300、304～遮罩图案；302、306～离子植入制作工艺；W1～第一宽度；W2～第二宽度；D1、D2～距离。具体实施方式为了让本专利技术的目的、特征、及优点能更明显易懂，下文特举实施例，并配合所附图示，做详细的说明。本专利技术说明书提供不同的实施例来说明本专利技术不同实施方式的技术特征。其中，实施例中的各元件的配置为说明之用，并非用以限制本专利技术。且实施例中图式标号的部分重复，为了简化说明，并非意指不同实施例之间的关联性。本专利技术实施例提供用于高压集成电路(HVIC)的一种半导体装置。上述于半导体装置的高电位区内的基板中设置由不同道离子植入制作工艺形成一N型深埋藏层(N-typeburierlayer)和一N型浅埋藏层，其中N型深埋藏层设置于N型浅埋藏层的正下方，且上述N型深埋藏层的掺杂浓度设计小于N型浅埋藏层的掺杂浓度。此处的“深”和“浅”意指埋藏层的顶面距离半导体装置的一磊晶层的顶面的距离大小。举例来说，N型深埋藏层的顶面与半导体装置的磊晶层的顶面之间相距的距离大于N型浅埋藏层的顶面与半导体装置的磊晶层的顶面之间相距的距离。并且，用于形成上述N型深埋藏层和N型浅埋藏层使用的两道不同离子植入制作工艺的掺质剂量皆小于1014cm-2，因而在形成浓度较浓的N型浅埋藏层时不会影响元件表面掺杂轮廓(dopingprofile)。此外，上述N型深埋藏层和N型浅埋藏层可有效抑制高压集成电路的高电位区(highsideregion)中的垂直方向的击穿效应。图1～图4显示本专利技术一些实施例的半导体装置500的制作工艺剖面示意图。请参考图1，首先提供基板200，上述基板200掺杂掺质以具有第一导电类型。举例来说，当第一导电类型为P型时，上述基板200可为一P型基板。在本专利技术一些实施例中，基板200的掺杂浓度可为约1x1011-1x1015/cm3，因而基板200可视为一轻掺杂P型基板200。此处的“轻掺杂”意指掺杂浓度小于1x1015/cm3。在本专利技术一些实施例中，上述基板200可为硅基板。在本专利技术其他实施例中，可利用锗化硅(SiGe)、块状半导体(bulksemiconductor)、应变半导体(strainedsemiconductor)、化合物半导体(compoundsemiconductor)，或其他常用的半导体基板做为基板200。如图1所示，基板200包括一低电位区(lowsideregion)202、一高电位区(highsideregion)208、及设于与低电位区202和高电位区208之间的一电位转换区(levelshiftregion)204和一隔离区206。上述隔离区206位于电位转换区204与高电位区208之间，以将电位转换区204与高电位区208彼此隔开。在如图1所示的一些实施例中，上述低电位区202、电位转换区204、隔离区206和高电位区208沿平行于基板200的一顶面211的一方向由左至右依序配置。在本专利技术一些实施例中，上述低电位区202用以提供低压集成电路元件(操作电压例如低于20V)形成于其上，上述高电位区208用以提供高压集成电路元件(操作电压例如大于等于600V)形成于其上。并且，上述电位转换区204可包括横向扩散金属氧化物半导体(laterallydiffusedmetaloxidesemiconductor，以下简称LDMOS)元件形成于其上。而隔离区206用以在横向扩散金属氧化物半导体的栅极设于关闭状态时，电性隔离上述低电位区202和高电位区208。上述电位转换区204的LDMOS元件的源极可电性耦接至低电位区202中的低压集成电路元件。并且，上述电位转换区204的LDMOS元件的汲极可藉由跨越隔离区206的金属内连线(图未显示)电性耦接至高电位区208中的高压集成电路元件，当上述LDMOS元件的栅极设于开通状本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，所述的半导体装置包括：一基板，具有一第一导电类型，所述基板包括：一高电位区；一低电位区，其与所述高电位区彼此隔开；以及一电位转换区和一隔离区，设于所述高电位区与所述低电位区之间，其中所述隔离区将所述电位转换区与所述高电位区彼此隔开；一磊晶层，设于所述基板上，其中所述磊晶层具有一第二导电类型，且所述第一导电类型与所述第二导电类型不同；一第二导电类型第一埋藏层，设置于所述高电位区中，其中所述第二导电类型第一埋藏层具有所述第二导电类型；一第二导电类型第二埋藏层，设置于所述第二导电类型第一埋藏层的正上方，其中所述第二导电类型第二埋藏层具有所述第二导电类型，其中所述第二导电类型第一埋藏层的一顶面与所述第二导电类型第二埋藏层的一顶面分别与所述磊晶层的一顶面相距不同距离，且其中所述第二导电类型第一埋藏层的掺质浓度小于所述第二导电类型第二埋藏层的掺质浓度。

【技术特征摘要】
2016.12.23 TW 1051429191.一种半导体装置，其特征在于，所述的半导体装置包括：一基板，具有一第一导电类型，所述基板包括：一高电位区；一低电位区，其与所述高电位区彼此隔开；以及一电位转换区和一隔离区，设于所述高电位区与所述低电位区之间，其中所述隔离区将所述电位转换区与所述高电位区彼此隔开；一磊晶层，设于所述基板上，其中所述磊晶层具有一第二导电类型，且所述第一导电类型与所述第二导电类型不同；一第二导电类型第一埋藏层，设置于所述高电位区中，其中所述第二导电类型第一埋藏层具有所述第二导电类型；一第二导电类型第二埋藏层，设置于所述第二导电类型第一埋藏层的正上方，其中所述第二导电类型第二埋藏层具有所述第二导电类型，其中所述第二导电类型第一埋藏层的一顶面与所述第二导电类型第二埋藏层的一顶面分别与所述磊晶层的一顶面相距不同距离，且其中所述第二导电类型第一埋藏层的掺质浓度小于所述第二导电类型第二埋藏层的掺质浓度。2.如权利要求1所述的半导体装置，其特征在于，所述的第二导电类型第一埋藏层的掺质浓度小于所述第二导电类型第二埋藏层两者的掺质浓度一个数量级。3.如权利要求1所述的半导体装置，其特征在于，所述的电位转换区的所述基板内不具有所述第二导电类型第一埋藏层。4.如权利要求1所述的半导体装置，其特征在于，所述的第二导电类型第二埋藏层的一底面直接接触所述第二导电类型第一埋藏层的所述顶面。5.如权利要求1所述的半导体装置，其特征在于，所述的第二导电类型第一埋藏层具有一第一宽度，所述第二导电类型第二埋藏层具有一第二宽度，且所述第二宽度大于第一宽度。6.如权利要求1所述的半导体装置，其特征在于，所述的第二导电类型第一埋藏层内具有一第一掺质，所述第二导电类型第二埋藏层...

【专利技术属性】
技术研发人员：苏布，陈鲁夫，陈柏安，
申请(专利权)人：新唐科技股份有限公司，
类型：发明
国别省市：中国台湾,71