具有伸出导电通孔的半导体装置和制造此类装置的方法制造方法及图纸

一种半导体管芯的实施例，其包括基础半导体衬底和延伸于所述基础半导体衬底的表面之间的导电穿衬底通孔(TSV)。所述基础半导体衬底的底部表面包括接近于所述TSV的凹进区域，使得所述TSV的端部从所述底部表面伸出，且因此使得所述TSV侧壁在所述TSV的所述伸出端部处具有暴露部分。由一个或多个金属层组成的背垫金属沉积于所述基础半导体衬底的所述底部表面上且接触所述TSV。所述背垫金属能够包括金层、烧结金属层，和/或多个其它导电层。可使用焊料、另一烧结金属层或其它材料将所述管芯附接到衬底。

Semiconductor device with a through conductive hole and method for manufacturing such a device

An embodiment of a semiconductor tube core includes a conductive substrate through hole (TSV) between a base semiconductor substrate and a surface extending between the surface of the base semiconductor substrate. The bottom surface of the base semiconductor substrate includes a concave area close to the TSV so that the end of the TSV is extended from the bottom surface, and thus the TSV side wall has an exposure part at the protruding end of the TSV. The backing metal consisting of one or more metal layers is deposited on the bottom surface of the base semiconductor substrate and is contacted with the TSV. The backing metal can include a gold layer, a sintered metal layer, and / or a plurality of other conductive layers. The core can be attached to the substrate using solder, another sintered metal layer or other material.

【技术实现步骤摘要】
具有伸出导电通孔的半导体装置和制造此类装置的方法
本公开大体上涉及包括导电通孔的半导体管芯、使用此半导体管芯制造的装置，和制造此类半导体管芯和装置的方法。
技术介绍
半导体管芯通常连接到衬底和/或围封于半导体封装中，以便将所述半导体管芯电连接到其它系统组件。举例来说，常用管芯附接方法包括将管芯焊接到衬底或到封装凸缘、使用导电或非导电粘合剂将管芯连接到衬底或凸缘，以及在管芯与衬底或凸缘的金属表面之间执行共晶管芯附接。一些半导体管芯包括导电穿衬底通孔(TSV)，所述TSV提供管芯的底部表面与形成于管芯的顶部表面内或附接到管芯的顶部表面的电组件之间的电路径。在管芯的底部表面处暴露的TSV的端部可以物理和电气方式耦合到衬底的顶部表面和/或凸缘上的导电特征。这样能够实现在管芯的底部表面与衬底的顶部表面或封装凸缘之间的介接处提供电信号和电压参考(例如，接地参考)。随着技术的发展，行业倾向于制造越来越薄的半导体管芯。尽管较薄管芯具有优于其较厚对应物的各种益处，但在执行各种半导体制造过程时较薄管芯倾向于较弱且更易开裂。举例来说，当在取放操作期间从晶片单分管芯时和当对衬底或封装凸缘执行管芯附接过程时将可能导致管芯开裂的高热和/或物理应力可施加于管芯上。管芯中TSV的纳入和在晶片薄化过程期间引入的管芯底部表面中的微小缺陷加剧了此问题。大量管芯开裂可显著降低良率，不利地改变形成于管芯内的电组件的性能，且增加实地过早装置故障的发生率。因此，半导体装置过程工程师和装置设计者力求开发较坚固的薄管芯结构和减少半导体管芯中(且尤其是包括TSV的半导体管芯中)开裂发生率的制造方法。专利技术内容根据本专利技术的第一方面，提供一种具有顶部表面和相对底部表面的半导体管芯，所述半导体管芯包括：基础半导体衬底，其包括半导体材料且具有在所述半导体管芯的所述顶部表面下方的第一表面和相对的第二表面；以及导电穿衬底通孔(TSV)，其延伸于所述基础半导体衬底的所述第一表面与所述第二表面之间，其中所述TSV具有接近于所述基础半导体衬底的所述第一表面的第一端部、接近于所述基础半导体衬底的所述第二表面的第二端部，和延伸于所述TSV的所述第一端部与所述第二端部之间的TSV侧壁，且其中，所述基础半导体衬底的所述第二表面包括接近于所述TSV的凹进区域，使得所述TSV的所述第二端部从所述基础半导体衬底的所述第二表面伸出且因此使得所述TSV侧壁在所述TSV的所述第二端部处具有暴露部分。在一个或多个实施例中，所述基础半导体衬底的所述第二表面的大部分沿着垂直于所述TSV的长度的主要平面延伸，且所述凹进区域由从所述主要平面延伸到所述TSV侧壁的圆周上的最深暴露点的所述第二表面的一部分限定。在一个或多个实施例中，所述基础半导体衬底的整个所述第二表面凹进到所述TSV的所述第二端部下方。在一个或多个实施例中，所述TSV侧壁的所述暴露部分的高度介于2.0微米到15.0微米的范围。在一个或多个实施例中，所述TSV包括选自钨、铜、铝、银和金的导电材料。在一个或多个实施例中，所述半导体管芯进一步包括：至少一个导电层，其连接到所述基础半导体衬底的所述第二表面且连接到所述TSV侧壁的所述暴露部分。在一个或多个实施例中，所述至少一个导电层包括：金层，其在所述基础半导体衬底的所述第二表面处与所述半导体材料共晶接合。在一个或多个实施例中，所述至少一个导电层包括：烧结金属层，其耦合到所述基础半导体衬底的所述第二表面，其中所述烧结金属层选自银、金、钯、铜、镍和其任何组合。在一个或多个实施例中，所述至少一个导电层包括：多个层，其选自钛层、镍钒层、金层、银层、钯层、铂层、铜层、镍层，和其任何组合。在一个或多个实施例中，所述基础半导体衬底的所述半导体材料包括选自硅、氮化镓和砷化镓的半导体材料。在一个或多个实施例中，所述基础半导体衬底为具有大于1000欧姆/厘米的体电阻率的高电阻率衬底。在一个或多个实施例中，所述半导体管芯进一步包括：电绝缘材料层，其在所述TSV侧壁与所述基础半导体衬底之间。在一个或多个实施例中，所述半导体管芯进一步包括：电组件，其耦合到所述半导体管芯，其中所述电组件选自晶体管、电容器、电感器和电阻器；以及至少一个导电层，其形成于所述基础半导体衬底的所述第一表面上方且电连接于所述电组件与所述TSV的所述第一端部之间。在一个或多个实施例中，所述电组件以选自以下的方式耦合到所述半导体管芯：一体地形成于所述半导体管芯内和物理地连接到所述半导体管芯的所述顶部表面。根据本专利技术的第二方面，提供一种电子装置，包括：衬底，其具有导电顶部表面；半导体管芯，其具有管芯顶部表面，相对的管芯底部表面，基础半导体衬底，其包括半导体材料且具有在所述管芯顶部表面下方的第一表面和相对的第二表面，以及导电穿衬底通孔(TSV)，其延伸于所述基础半导体衬底的所述第一表面与所述第二表面之间，其中所述TSV具有接近于所述基础半导体衬底的所述第一表面的第一端部、接近于所述基础半导体衬底的所述第二表面的第二端部，和延伸于所述TSV的所述第一端部与所述第二端部之间的TSV侧壁，且其中，所述基础半导体衬底的所述第二表面包括接近于所述TSV的凹进区域，使得所述TSV的所述第二端部从所述基础半导体衬底的所述第二表面伸出且因此使得所述TSV侧壁在所述TSV的所述第二端部处具有暴露部分；以及管芯附接材料，其以电气和物理方式将所述半导体管芯和所述TSV耦合到所述衬底的所述导电顶部表面。在一个或多个实施例中，所述TSV侧壁的所述暴露部分的高度介于2.0微米到15.0微米的范围。在一个或多个实施例中，所述电子装置进一步包括：至少一个导电层，其连接到所述基础半导体衬底的所述第二表面且连接到所述TSV侧壁的所述暴露部分。在一个或多个实施例中，所述至少一个导电层包括：金层，其在所述基础半导体衬底的所述第二表面处与所述半导体材料共晶接合。在一个或多个实施例中，所述至少一个导电层包括：烧结金属层，其耦合到所述基础半导体衬底的所述第二表面，其中所述烧结金属层选自银、金、钯、铜、镍和其任何组合。在一个或多个实施例中，所述管芯附接材料选自烧结金属层、焊料层和导电粘合剂层。在一个或多个实施例中，所述管芯附接材料为包括选自银、金、钯、铜、镍和其任何组合的导电材料的烧结金属层。根据本专利技术的第三方面，提供一种制造电子装置的方法，所述方法包括：从包括导电穿衬底通孔(TSV)的半导体衬底的表面移除半导体材料以产生接近于所述TSV的端部的所述半导体材料的凹进区域，其中所述TSV的所述端部从所述半导体衬底的所述表面伸出，使得TSV侧壁在所述TSV的所述端部处具有暴露部分；以及将背面金属沉积于所述半导体衬底的所述表面上且接触所述TSV的所述端部和所述TSV侧壁。在一个或多个实施例中，移除所述半导体材料包括：执行选自湿式蚀刻过程和干式蚀刻过程的蚀刻过程。在一个或多个实施例中，沉积所述背面金属包括：将金层沉积到所述半导体衬底的所述表面，其中所述金层与所述半导体材料形成共晶接合。在一个或多个实施例中，沉积所述背面金属进一步包括：将烧结金属层施加到所述金层。在一个或多个实施例中，沉积所述背面金属包括：将烧结金属层施加到所述半导体衬底的所述表面。在一个或多个实施例中，沉积所述背面金属包括：将本文档来自技高网...

【技术保护点】
1.一种具有顶部表面和相对底部表面的半导体管芯，其特征在于，所述半导体管芯包括：基础半导体衬底，其包括半导体材料且具有在所述半导体管芯的所述顶部表面下方的第一表面和相对的第二表面；以及导电穿衬底通孔(TSV)，其延伸于所述基础半导体衬底的所述第一表面与所述第二表面之间，其中所述TSV具有接近于所述基础半导体衬底的所述第一表面的第一端部、接近于所述基础半导体衬底的所述第二表面的第二端部，和延伸于所述TSV的所述第一端部与所述第二端部之间的TSV侧壁，且其中，所述基础半导体衬底的所述第二表面包括接近于所述TSV的凹进区域，使得所述TSV的所述第二端部从所述基础半导体衬底的所述第二表面伸出且因此使得所述TSV侧壁在所述TSV的所述第二端部处具有暴露部分。

【技术特征摘要】
2016.12.27 US 15/391,5701.一种具有顶部表面和相对底部表面的半导体管芯，其特征在于，所述半导体管芯包括：基础半导体衬底，其包括半导体材料且具有在所述半导体管芯的所述顶部表面下方的第一表面和相对的第二表面；以及导电穿衬底通孔(TSV)，其延伸于所述基础半导体衬底的所述第一表面与所述第二表面之间，其中所述TSV具有接近于所述基础半导体衬底的所述第一表面的第一端部、接近于所述基础半导体衬底的所述第二表面的第二端部，和延伸于所述TSV的所述第一端部与所述第二端部之间的TSV侧壁，且其中，所述基础半导体衬底的所述第二表面包括接近于所述TSV的凹进区域，使得所述TSV的所述第二端部从所述基础半导体衬底的所述第二表面伸出且因此使得所述TSV侧壁在所述TSV的所述第二端部处具有暴露部分。2.根据权利要求1所述的半导体管芯，其特征在于，所述基础半导体衬底的所述第二表面的大部分沿着垂直于所述TSV的长度的主要平面延伸，且所述凹进区域由从所述主要平面延伸到所述TSV侧壁的圆周上的最深暴露点的所述第二表面的一部分限定。3.根据权利要求1所述的半导体管芯，其特征在于，所述基础半导体衬底的整个所述第二表面凹进到所述TSV的所述第二端部下方。4.根据权利要求1所述的半导体管芯，其特征在于，所述TSV侧壁的所述暴露部分的高度介于2.0微米到15.0微米的范围。5.根据权利要求1所述的半导体管芯，其特征在于，所述TSV包括选自钨、铜、铝、银和金的导电材料。6.根据权利要求1所述的半导体管芯，其特征在于，进一步包括：至少一个导电层，其连接到所述基础半导体衬底的所述第二表面且连接到所述TSV侧壁的所述暴露部分。7.根据权利要求1所述的半导...

【专利技术属性】
技术研发人员：拉克斯明纳里言·维斯瓦纳坦，杰纳尔·A·莫拉，马利·玛哈林甘，科利·格雷格·兰普莱，
申请(专利权)人：恩智浦美国有限公司，
类型：发明
国别省市：美国,US