具有低介电常数间隔物的半导体结构及其制造方法技术

本揭露涉及具有低介电常数间隔物的半导体结构及其制造方法。本发明专利技术实施例提供一种半导体结构，其包含：半导体鳍片；金属栅极，其位于所述半导体鳍片上方；及侧壁间隔物，其是由包围所述金属栅极的对置侧壁的低介电常数电介质组成。所述侧壁间隔物的一部分包括锥形轮廓，其具有朝向顶部部分的所述对置侧壁的较大间距，及朝向所述侧壁间隔物的底部部分的所述对置侧壁的较窄间距。本发明专利技术实施例还提供一种制造半导体装置的方法。所述方法包含：使多晶硅条形成于半导体鳍片上方；形成包围所述多晶硅条的长侧的氮化物侧壁间隔物；使凸起源极/漏极区域形成于所述半导体鳍片中；及形成包围所述氮化物侧壁间隔物的碳氮化物蚀刻停止层。

【技术实现步骤摘要】
具有低介电常数间隔物的半导体结构及其制造方法
本专利技术实施例是关于鳍式场效晶体管(FinFET)金属栅极的低介电常数间隔物的结构及制造方法。
技术介绍
半导体集成电路(IC)工业已经历快速成长。IC材料及设计的技术进步已产生数代IC，其中各代具有比其前一代更小且更复杂的电路。然而，这些进步增加了处理及制造IC的复杂性，为实现这些进步，需要同步发展IC处理及制造。由于集成电路制造中的半导体装置的密度不断增大，因此需要不断提高装置制造的精确度。控制场效晶体管(FET)的栅极长度的能力是很重要的。如果不能缩短栅极长度，则无法实现密度及电路性能的提高。此外，由于栅极长度减小，因此需要减小源极/漏极延伸侧向重叠与栅极之间的接面电容的经改进工艺。
技术实现思路
根据本专利技术的一实施例，一种半导体结构包括：半导体鳍片；金属栅极，其位于所述半导体鳍片上方；及侧壁间隔物，其由包围所述金属栅极的对置侧壁的低介电常数电介质组成；其中所述侧壁间隔物的一部分包括锥形轮廓，其具有朝向顶部部分的所述对置侧壁的较大间距及朝向所述侧壁间隔物的底部部分的所述对置侧壁的较窄间距。根据本专利技术的一实施例，一种用于制造半导体结构的方法包括：图案化半导体鳍片上方的数个多晶硅条；形成所述多晶硅条的侧壁间隔物，所述侧壁间隔物包括第一材料；使轻微掺杂区域形成于所述半导体鳍片中；形成包围所述侧壁间隔物的蚀刻停止层，所述蚀刻停止层包括第二材料；通过移除所述多晶硅条来形成金属栅极沟槽；及通过使用具有比对所述第二材料大的对所述第一材料的选择比的蚀刻剂来移除所述侧壁间隔物。根据本专利技术的一实施例，一种用于制造半导体结构的方法包括：使多晶硅条形成于半导体鳍片上方；形成包围所述多晶硅条的长侧的氮化物侧壁间隔物；在所述多晶硅条毗邻处，使凸起源极/漏极区域形成于所述半导体鳍片中；及形成包围所述氮化物侧壁间隔物的碳氮化物蚀刻停止层。附图说明从结合附图阅读的以下详细描述最佳理解本专利技术实施例的方面。应强调，根据工业标准做法，各种构件未按比例绘制。实际上，为使讨论清楚，可任意增大或减小各种构件的尺寸。图1是根据本专利技术的一些实施例的半导体结构的剖面图。图2是根据本专利技术的一些实施例的半导体结构的局部放大剖面图。图3是根据本专利技术的一些实施例的半导体结构的制造操作流程。图4A到4M是根据本专利技术的一些实施例的半导体结构的制造操作流程的局部剖面图。图5是根据本专利技术的一些实施例的半导体结构的制造操作流程。具体实施方式在图式中，使用相同组件符号来标示所有各种视图中的相同或类似组件且展示及描述本专利技术实施例的绘示性实施例。图未必按比例绘制，且在一些例项中，已仅出于绘示性目的而适当放大及/或简化图式。一般技术者将基于本专利技术实施例的以下示范性实施例来了解本专利技术实施例的诸多可能应用及变动。进一步来说，为了方便描述，可在本文中使用空间相对术语(例如“下面”、“下方”、“下”、“上方”、“上”及其类似者)来描述一组件或构件与另一(些)组件或构件的关系，如图中所绘示。除图中所描绘的定向的外，空间相对术语还意欲涵盖装置在使用或操作中的不同定向。设备可依其它方式定向(旋转90度或依其它定向)，且也可据此解译本文中所使用的空间相对描述词。虽然阐述本专利技术实施例的广泛范围的数值范围及参数是近似值，但应尽可能精确地报告特定实例中所阐述的数值。然而，任何数值固有地含有由各自测试测量中所发现的标准偏差必然所致的特定误差。此外，如本文中所使用，术语“约”一般意指在给定值或范围的10％、5％、1％或0.5％内。替代地，如一般技术者所考虑，术语“约”意指在平均值的可接受标准误差内。除在操作或工作实例中的外，或除非另外清楚地说明，否则所有数值范围、数量、值及百分比(例如本文中所揭露的材料数量、持续时间、温度、操作条件、数量比的数值范围、数量、值及百分比)应被理解为在所有例项中由术语“约”修饰。据此，除非有相反指示，否则本专利技术实施例及附随权利要求书中所阐述的数值参数是可根据期望变动的近似值。至少，应至少鉴于所报告的有效数字数且通过应用一般舍入技术来解释各数值参数。在本文中，范围可表示为从一端点到另一端点或在两个端点之间。除非另有说明，否则本文中所揭露的所有范围包含端点。典型晶体管一般包含：栅极电极，其形成于半导体衬底附近以控制从所述晶体管的源极到漏极的电流流动；及金属接触件，其促进到及从所述晶体管的源极区域及漏极区域的电流的流动。形成于所述栅极电极接近处的侧壁间隔物用作植入物阻断物且还用于防止所述晶体管的组件在所述晶体管的工艺的各种阶段期间短路。所述侧壁间隔物在所述金属接触件与所述栅极电极之间产生非所要电容。此外，随着所述晶体管的组件的大小减小，所述栅极电极与所述接触件之间的此电容变大。此栅极到接触件电容构成所述晶体管的总电容(或所述栅极电极与所述漏极之间的电容或所述栅极电极与所述源极之间的电容)的约10％到约15％。总电容越高，对所述晶体管的操作的不利影响越大。例如，总电容越高，所述晶体管的切换速度越慢。本文中所呈现的低介电常数间隔物可减小源极/漏极延伸侧向重叠与栅极之间的接面电容，此是因为所述低介电常数间隔物覆于S/D延伸部(例如LDD)上方。所述低介电常数间隔物具有较低介电常数，因此，RC因电容被降低而被降低。此是很重要的且有益于使装置具有较快信号传播及较大驱动电流。此外，低介电常数间隔物的制造方法允许最终产品中的低介电常数间隔物免受各种植入及光学光刻操作所致的材料损害。例如轻微掺杂漏极(LDD)的植入操作需要高能离子轰击衬底。归因于离子轰击无法发生于完全垂直方向上的事实，一些离子轰击轨迹会遇到低介电常数侧壁间隔物而致使低介电常数侧壁间隔物的表面受损。另一方面，在LDD植入之后，可进行光学光刻操作(例如灰化及含氟湿式蚀刻)以移除在先前植入操作中用作一软屏蔽的光阻剂且清除其浮渣。低介电常数侧壁间隔物的受损表面可易于在灰化操作中被氧化且接着透过含氟湿式蚀刻清除浮渣来被结构性移除。例如，如果低介电常数侧壁间隔物是例如SiOCN的含碳电介质，则灰化操作可将反应物变成CO2及SiON。接着，可通过含氟湿式蚀刻剂(例如稀释氢氟酸(DHF))来容易地移除氮氧化物。由于低介电常数侧壁间隔物的表面受损且随后透过植入及光学光刻操作被移除，所以低介电常数侧壁间隔物的厚度实质上已改变。侧壁间隔物厚度的变化(换句话说，栅极的临界尺寸的变化)对以下源极/漏极凹槽形成产生影响。主要问题是：源极/漏极凹槽形成的接近度可不同于根据原始侧壁间隔物厚度所设计的接近度。通过栅极的临界尺寸来控制再生长源极/漏极结构的接近度。一旦临界尺寸随制造操作漂移，则接近度改变且劣化生产均匀性及装置性能。在替换栅极FET结构中实施其它制造操作(例如移除多晶硅条及形成金属栅极沟槽、前述光学光刻操作)以完成移除操作。如先前所讨论，灰化及湿式清洗序列会影响低介电常数侧壁间隔物的厚度以致使金属栅极临界尺寸控制受影响。由于将不同容积的金属填充到金属栅极沟槽中(归因于缺少临界尺寸控制)，因此无法保证替换栅极FET的切换速度满足规格且达成所要性能均匀性。此外，当装置大小在替换栅极FET中缩小时，归因于较窄沟槽开口及沟槽的增大纵横比，栅极填充金属经倾斜而产生空隙。因此，期望较宽沟槽开口来克服尺度本文档来自技高网...

【技术保护点】
1.一种半导体结构，其包括：半导体鳍片；金属栅极，其位于所述半导体鳍片上方；及侧壁间隔物，其是由包围所述金属栅极的对置侧壁的低介电常数电介质组成；其中所述侧壁间隔物的一部分包括锥形轮廓，所述锥形轮廓具有朝向顶部部分的所述对置侧壁的较大间距，及朝向所述侧壁间隔物的底部部分的所述对置侧壁的较窄间距。

【技术特征摘要】
2016.12.15 US 15/380,3291.一种半导体结构，其包括：半导体鳍片；金属栅极，其位于所述半导体鳍片上方；及侧壁间隔物，其是由包围...

【专利技术属性】
技术研发人员：王祥保，卢一斌，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71