高密度神经形态计算元件制造技术

提供一种高密度神经形态计算元件。提供一种用于输入信号的线性组合的模拟计算的用于例如在人工神经元中使用的神经形态装置。神经形态装置提供权重的非易失性编程以及快速评价和编程，并适于作为多个神经形态装置的部分以高密度制造。神经形态装置被实现为具有公共控制栅极接触件(contact)和独立接触的源极‑漏极(SD)区域的闪存类单元的垂直堆叠。单元的垂直堆叠使布局资源能够有效使用。

High density neural morphologic element

A high-density neural form calculation element is provided. An analog device for the linear combination of input signals is provided, for example, a neural morphological device for use in artificial neurons. The neuromorphic device provides weight nonvolatile programming and rapid evaluation and programming, and is suitable for high-density manufacturing as part of multiple neuromorphological devices. The neural form device is implemented as a vertical stack of flash memory units with common controlled gate contacts (contact) and independent contact source drain (SD) regions. Vertical stacking of cells enables layout resources to be used effectively.

【技术实现步骤摘要】
高密度神经形态计算元件本申请要求于2016年12月20日提交的第62/437,016号美国临时申请和于2017年4月14日提交的第15/488,419号美国非临时申请的优先权，这些申请的全部内容通过引用包含于此。
根据本专利技术的实施例的一个或多个方面涉及神经网络，更具体地讲，涉及一种适于在人工神经元中使用的神经形态(neuromorphic)装置。
技术介绍
神经网络可用于模式识别、分类、语言处理、人工智能和其他应用。神经网络可以以软件(在中央处理器(CPU)上或在图形处理单元(GPU)上的软件)实现，或者可在与GPU相似的专用的互补金属氧化物半导体(CMOS)处理器中实现。在每种情况下，使用的基础技术可以是数字CMOS，这可导致人工神经元的复杂和低效的实现。例如，针对以通用CMOS处理器上运行的软件实现的神经网络，每个神经元可执行n个浮点乘法(n为输入的数量)、浮点加法以及非线性阈值化函数。因此，存在对神经网络的更有效的系统实现的需要。
技术实现思路
本公开的实施例的方面指向用于输入信号的线性组合的模拟计算的用于例如在人工神经元中使用的神经形态(neuromorphic)装置。神经形态装置提供权重的非易失性编程以及快速评价和编程，并适于作为多个神经形态装置的部分以高密度制造。神经形态装置被实现为具有公共控制栅极接触件(contact)和独立接触的源极-漏极(SD)区域的闪存类(flash-like)单元的垂直堆叠。单元的垂直堆叠使布局资源能够有效使用。根据本专利技术的实施例，提供一种神经形态装置，包括：基底，基底是基本平坦的；第一浮栅晶体管，在基底上，第一浮栅晶体管具有：沟道；浮置栅极；控制栅极；第二浮栅晶体管，垂直堆叠在第一浮栅晶体管上，第二浮栅晶体管具有：沟道；浮置栅极；控制栅极，直接连接到第一浮栅晶体管的控制栅极，其中，所述神经形态装置具有：栅极接触件，连接到：第一浮栅晶体管的控制栅极；第二浮栅晶体管的控制栅极；第一源极-漏极接触件，连接到第一浮栅晶体管的沟道的第一端；第二源极-漏极接触件，连接到第一浮栅晶体管的沟道的与所述第一端相对的第二端，并连接到第二浮栅晶体管的沟道的第一端；第三源极-漏极接触件，连接到第二浮栅晶体管的沟道的第二端。在一个实施例中，第一浮栅晶体管的沟道和第二浮栅晶体管的沟道是一个连续垂直结构的部分。在一个实施例中，所述神经形态装置，包括第一浮栅晶体管和第二浮栅晶体管；包括第一源极-漏极接触件、第二源极-漏极接触件和第三源极-漏极接触件的第二数量的源极-漏极接触件，其中，第二数量比第一数量大1。在一个实施例中，所述神经形态装置，包括：包括第一浮栅晶体管和第二浮栅晶体管的16个浮栅晶体管。在一个实施例中，所述神经形态装置，包括：包括第一浮栅晶体管和第二浮栅晶体管的32个浮栅晶体管。在一个实施例中，第一源极-漏极接触件包括：第一导电路径；第二导电路径，其中，第一导电路径是水平的并具有第一长度，第二导电路径是垂直的并具有第二长度，第二源极-漏极接触件包括：第三导电路径；第四导电路径，其中，第三导电路径是水平的并具有比第一长度小的第三长度，第四导电路径是垂直的并具有比第二长度小的第四长度。在一个实施例中，所述神经形态装置还包括：位于栅极接触件开口中，用于将栅极接触件与第一源极-漏极接触件的水平部分绝缘的内部侧壁间隔件；位于栅极接触件开口中，用于将栅极接触件与第二源极-漏极接触件的水平部分绝缘的内部侧壁间隔件。根据本专利技术的实施例，提供一种用于操作神经网络的方法，所述方法包括：对神经形态装置进行擦除，其中，所述神经形态装置包括：基底，基底是基本平坦的；第一浮栅晶体管，在基底上，第一浮栅晶体管具有：沟道；浮置栅极；控制栅极；第二浮栅晶体管，垂直堆叠在第一浮栅晶体管上，第二浮栅晶体管具有：沟道；浮置栅极；控制栅极，直接连接到第一浮栅晶体管的控制栅极，其中，所述神经形态装置具有：栅极接触件，连接到：第一浮栅晶体管的控制栅极；第二浮栅晶体管的控制栅极，第一源极-漏极接触件，连接到第一浮栅晶体管的沟道的第一端；第二源极-漏极接触件，连接到第一浮栅晶体管的沟道的第二端，并连接到第二浮栅晶体管的沟道的第一端；第三源极-漏极接触件，连接到第二浮栅晶体管的沟道的第二端，其中，所述擦除的步骤包括：在第一时间间隔期间，将第一电压施加到栅极接触件；在第一时间间隔期间，将比第一电压高的第二电压施加到：第一源极-漏极接触件；第二源极-漏极接触件；第三源极-漏极接触件。在一个实施例中，第一时间间隔足够长并且第二电压比第一电压足够高，以使第一浮栅晶体管的阈值电压和第二浮栅晶体管的阈值电压中的每个小于0.5V。在一个实施例中，所述方法包括第一浮栅晶体管和第二浮栅晶体管，并具有包含第一源极-漏极接触件、第二源极-漏极接触件和第三源极-漏极接触件的多个源极-漏极接触件，所述方法还包括对所述神经形态装置进行编程，所述编程的步骤包括：将第三电压施加到：所述多个源极-漏极接触件中的连续的源极-漏极接触件的第一集合；栅极接触件；将第四电压施加到所述多个源极-漏极接触件中的连续的源极-漏极接触件的第二集合，其中，连续的源极-漏极接触件的第一集合和连续的源极-漏极接触件的第二集合：是所述多个源极-漏极接触件的相互排斥的子集，总共包括所述多个源极-漏极接触件的所有源极-漏极接触件。在一个实施例中，从256个电压的集合之中选择第三电压。在一个实施例中，从4个电压的集合之中选择第三电压。在一个实施例中，所述方法还包括评价所述神经形态装置，所述评价的步骤包括：将第三电压施加到栅极接触件，其中，选择第三电压以使第一浮栅晶体管和第二浮栅晶体管中的每个在线性模式下操作；将第一输入电压施加到第一源极-漏极接触件；将第二输入电压施加到第二源极-漏极接触件；使用阈值化电路处理第三源极-漏极接触件处的电压，其中，阈值化电路是被配置为接收第三源极-漏极接触件处的电压作为输入并产生输出电压的电路，所述输出电压是第三源极-漏极接触件处的电压的非线性函数。在一个实施例中，阈值化电路被配置为产生从256个电压的集合之中选择的电压作为输出电压。在一个实施例中，阈值化电路被配置为产生从4个电压的集合之中选择的电压作为输出电压。根据本专利技术的实施例，提供一种用于制造神经形态装置的方法，所述方法包括：在基底上形成第一浮栅晶体管，其中，第一浮栅晶体管具有：沟道；浮置栅极；控制栅极；形成垂直堆叠在第一浮栅晶体管上的第二浮栅晶体管，其中，第二浮栅晶体管具有：沟道；浮置栅极；控制栅极，直接连接到第一浮栅晶体管的控制栅极，其中，形成第二浮栅晶体管和第一浮栅晶体管的步骤包括：形成栅极接触件，其中，栅极接触件连接到：第一浮栅晶体管的控制栅极；第二浮栅晶体管的控制栅极；形成第一源极-漏极接触件，其中，第一源极-漏极接触件连接到第一浮栅晶体管的沟道的第一端；形成第二源极-漏极接触件，其中，第二源极-漏极接触件连接到第一浮栅晶体管的沟道的第二端，并连接到第二浮栅晶体管的沟道的第一端；形成第三源极-漏极接触件，其中，第三源极-漏极接触件连接到第二浮栅晶体管的沟道的第二端。在一个实施例中，形成栅极接触件的步骤包括：形成栅极接触件开口，其中，栅极接触件开口穿过：第一源极-漏极接触件的水平部分；第二本文档来自技高网...

【技术保护点】
1.一种神经形态装置，包括：基底，基底是基本平坦的；第一浮栅晶体管，在基底上，第一浮栅晶体管具有：沟道，浮置栅极，和控制栅极；第二浮栅晶体管，垂直堆叠在第一浮栅晶体管上，第二浮栅晶体管具有：沟道，浮置栅极，和控制栅极，直接连接到第一浮栅晶体管的控制栅极；所述神经形态装置具有：栅极接触件，连接到：第一浮栅晶体管的控制栅极和第二浮栅晶体管的控制栅极；第一源极‑漏极接触件，连接到第一浮栅晶体管的沟道的第一端；第二源极‑漏极接触件，连接到第一浮栅晶体管的沟道的与所述第一端相对的第二端，并连接到第二浮栅晶体管的沟道的第一端；第三源极‑漏极接触件，连接到第二浮栅晶体管的沟道的第二端。

【技术特征摘要】
2016.12.20 US 62/437,016;2017.04.14 US 15/488,4191.一种神经形态装置，包括：基底，基底是基本平坦的；第一浮栅晶体管，在基底上，第一浮栅晶体管具有：沟道，浮置栅极，和控制栅极；第二浮栅晶体管，垂直堆叠在第一浮栅晶体管上，第二浮栅晶体管具有：沟道，浮置栅极，和控制栅极，直接连接到第一浮栅晶体管的控制栅极；所述神经形态装置具有：栅极接触件，连接到：第一浮栅晶体管的控制栅极和第二浮栅晶体管的控制栅极；第一源极-漏极接触件，连接到第一浮栅晶体管的沟道的第一端；第二源极-漏极接触件，连接到第一浮栅晶体管的沟道的与所述第一端相对的第二端，并连接到第二浮栅晶体管的沟道的第一端；第三源极-漏极接触件，连接到第二浮栅晶体管的沟道的第二端。2.如权利要求1所述的神经形态装置，其中，第一浮栅晶体管的沟道和第二浮栅晶体管的沟道是一个连续垂直结构的部分。3.如权利要求1所述的神经形态装置，其中，所述神经形态装置具有：包括第一浮栅晶体管和第二浮栅晶体管的第一数量的浮栅晶体管；包括第一源极-漏极接触件、第二源极-漏极接触件和第三源极-漏极接触件的第二数量的源极-漏极接触件，其中，第二数量比第一数量大1。4.如权利要求1所述的神经形态装置，包括：包括第一浮栅晶体管和第二浮栅晶体管的16个浮栅晶体管。5.如权利要求1所述的神经形态装置，包括：包括第一浮栅晶体管和第二浮栅晶体管的32个浮栅晶体管。6.如权利要求1所述的神经形态装置，其中，第一源极-漏极接触件包括：第一导电路径，和第二导电路径，其中，第一导电路径是水平的并具有第一长度，第二导电路径是垂直的并具有第二长度；第二源极-漏极接触件包括：第三导电路径，和第四导电路径，其中，第三导电路径是水平的并具有比第一长度小的第三长度，第四导电路径是垂直的并具有比第二长度小的第四长度。7.如权利要求1所述的神经形态装置，其中，第二源极-漏极接触件和第三源极-漏极接触件中的每个包括水平部分，栅极接触件包括栅极接触件开口中的垂直部分，所述垂直部分穿过：第二源极-漏极接触件的水平部分，和第三源极-漏极接触件的水平部分；所述神经形态装置还包括：位于栅极接触件开口中，用于将栅极接触件与第二源极-漏极接触件的水平部分绝缘的内部侧壁间隔件，位于栅极接触件开口中，用于将栅极接触件与第三源极-漏极接触件的水平部分绝缘的内部侧壁间隔件。8.一种用于操作神经网络的方法，所述方法包括：对神经形态装置进行擦除，所述神经形态装置包括：基底，基底是基本平坦的；第一浮栅晶体管，在基底上，第一浮栅晶体管具有：沟道，浮置栅极，和控制栅极；和第二浮栅晶体管，垂直堆叠在第一浮栅晶体管上，第二浮栅晶体管具有：沟道，浮置栅极，和控制栅极，直接连接到第一浮栅晶体管的控制栅极；其中，所述神经形态装置具有：栅极接触件，连接到：第一浮栅晶体管的控制栅极和第二浮栅晶体管的控制栅极；第一源极-漏极接触件，连接到第一浮栅晶体管的沟道的第一端；第二源极-漏极接触件，连接到第一浮栅晶体管的沟道的第二端，并连接到第二浮栅晶体管的沟道的第一端；和第三源极-漏极接触件，连接到第二浮栅晶体管的沟道的第二端，所述擦除的步骤包括：在第一时间间隔期间，将第一电压施加到栅极接触件；和在第一时间间隔期间，将比第一电压高的第二电压施加到：第一源极-漏极接触件，第二源极-漏极接触件和第三源极-漏极接触件。9.如权利要求8所述的方法，其中，第一时间间隔足够长并且第二电压比第一电压足够高，以使第一浮栅晶体管的阈值电...

【专利技术属性】
技术研发人员：博尔纳·J·奥布拉多维奇，帝泰什·拉克西特，马克·S·罗德尔，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR