外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法技术

本发明专利技术涉及用于制造外延涂覆的硅晶片的方法，其中提供许多至少在其正面上经过抛光的硅晶片，随后在外延反应器内均单独进行涂覆，这是通过以下步骤实施的，将所提供的硅晶片均放置在外延反应器内的基座上，在第一步骤中于氢气氛内实施预处理，以及在第二步骤中在将蚀刻介质加入氢气氛的情况下实施预处理，随后在其经抛光的正面上实施外延涂覆，并从外延反应器取出，随后均在至少１０００℃的温度下在氢气氛中加热该基座，此外在实施外延涂覆一定次数之后，均对该基座实施蚀刻处理，并用硅短时间涂覆该基座。本发明专利技术还涉及包括一个正面及一个背面的硅晶片，其中至少正面经过抛光且其正面上涂覆了外延层，其特征在于，Ｒ３Ｏ－１毫米参数为－１０纳米至＋１０纳米。

【技术实现步骤摘要】

本专利技术涉及。
技术介绍
外延涂覆的硅晶片适用于半导体工业，尤其适用于制造高度集成的电子元件，如微处理器或存储芯片。现代微电子技术对原材料(基板)在总体及局部平直度、边缘几何形状、厚度分布、单面基准的局部平直度(纳米布局)及无缺陷性方面具有很高的要求。依照现有技术，硅晶片是按照以下加工顺序制造的将硅单晶切割成晶片，使机械敏感边缘变圆，实施研磨步骤，如磨削或研磨，然后抛光。EP 547 894 A1描述了一种研磨法；专利申请EP 27253 A1及EP 580162 A1中请求保护磨削法。最终平直度通常是通过最终抛光步骤现实的，在抛光之前任选借助蚀刻步骤除去干扰性的晶体层并去除杂质。例如DE 198 33 257 C1公开了一种合适的蚀刻法。传统单面加工的抛光法(“单面抛光”)通常导致平面平行度较差，而双面侵蚀的抛光法(“双面抛光”)可制得具有改进的平直度的硅晶片。对于经抛光的硅晶片，还可尝试通过合适的加工步骤，如磨削、研磨及抛光，以达到所需的平直度。另一方面，DE 199 38 340 C1描述了一种单晶硅晶片，其具有相同晶体取向的硅制成的单晶生长层，即所谓的外延层，随后在该层上制造电子元件。与同质均匀材料所制的硅晶片相比，该外延涂覆的硅晶片的优点例如是双极性CMOS电路内的电荷逆转现象由元件短路(“闩锁”问题)，更低的缺陷密度(例如降低COP(“晶体原生颗粒”)的数量)以及不存在值得一提的氧含量而加以阻止(元件相关区域内的氧析出物可排除短路风险)。依照现有技术，外延涂覆的硅晶片是由合适的中间产物通过去除材料的抛光-最终抛光-清洗-外延涂覆的加工顺序而制得的。例如DE 100 25 871 A1公开了用于制造正面上具有沉积外延层的硅晶片的方法，该方法包括以下加工步骤(a)作为单独的抛光步骤的去除材料的抛光步骤；(b)硅晶片的(亲水式)清洗及烘干；(c)于外延反应器内，在950至1250℃下，预处理该硅晶片的正面；及(d)在经预处理的硅晶片的正面上沉积外延层。为保护硅晶片不被颗粒加载，通常于抛光后依照上述加工顺序中的步骤(b)对该硅晶片施加亲水性清洗。该亲水性清洗作用产生自然氧化物，该自然氧化物非常薄(取决于清洗及测量的类型，约为0.5至2纳米)。于外延反应器内依照(c)，通常在氢气氛中，在预处理过程中将该自然氧化物去除。该预处理步骤是本领域技术人员所熟知的术语“H2烘烤”处理。在第二步骤中，在实际沉积外延层之前同样作为预处理步骤，使该硅晶片正面的表面粗糙度降低并从待外延涂覆的硅晶片表面去除抛光缺陷。为此，将HCl加入该氢气氛中，从而用气态氯化氢(HCl)实施蚀刻处理。除HCl以外，通常还添加硅烷源，如硅烷(SiH4)、二氯硅烷(SiH2Cl2)、三氯硅烷(TCS、SiHCl3)或四氯硅烷(SiCl4)至氢气氛中的量，使硅沉积量与硅去除量达到平衡。但这两个反应以足够高的反应速率进行，从而使表面上的硅移动，使表面光滑并去除表面上的缺陷。以此方式实施预处理的硅晶片随后获得外延层。现有技术中描述了外延反应器，它们尤其在半导体工业中用于在硅晶片上沉积外延层。在所有涂覆或沉积步骤中，对一个或更多个硅晶片利用热源，优选利用上方及下方的热源，如灯或排灯，进行加热，随后曝露于由源气体(硅烷)、载体气体(如氢)及任选的掺杂气体(如二硼烷)组成的气体混合物中。将外延反应器的沉积室内的例如由石墨、SiC或石英制成的基座用作硅晶片的支架。在沉积外延层期间，该硅晶片放置于该基座上或该基座的铣孔内，以确保加热均匀并保护其上通常不进行沉积的硅晶片背面不接触源气体。依照现有技术，外延反应器的加工室被设计为用于一个或更多个硅晶片。对于具有更大直径(大于或等于150毫米)的硅晶片，通常使用单晶片反应器，这是因为已知其具有优良的外延层厚度均匀性。层厚度的均匀性可通过不同的措施加以调节，例如通过改变气流(H2、SiHCl3)，通过安装及调节气体入口装置(注射器)，通过改变沉积温度或对基座进行修改。在外延涂覆中，于硅晶片上实施一次或更多次外延沉积之后，通常对无基材的基座进行蚀刻处理，其中从基座及加工室的其他部件去除硅沉积物。例如用氯化氢(HCl)实施的蚀刻，在单晶片反应器的情况下通常在加工几个硅晶片之后(1至5次)已经实施，而在沉积薄的外延层时则在加工更多数量的硅晶片之后(10至20次)才部分地实施。现有技术表明，部分外延涂覆的硅晶片在边缘区域内的局部平直度明显更差。若在4次外延沉积作用之后对基座实施蚀刻处理，则例如可观察到一个于两次基座处理之间实施外延涂覆的硅晶片在边缘区域内的局部平直度明显更差，在此情况下，25％的外延涂覆的硅晶片无法满足局部平直度的要求。此外，依照现有技术实施外延涂覆的硅晶片在边缘区域内的厚度发生非期望的减低(边缘下降“Edge Roll-off”)，这已发生在经抛光的晶片，其中该硅晶片通常实施凹面抛光，从而将该边缘下降现象至少限制在外部边缘区域。经凹面抛光的硅晶片中心较薄，厚度朝边缘方向减少，而仅边缘处的厚度下降。通常通过说明一种或更多种边缘下降参数而使边缘几何形状量化，该参数通常与硅晶片的总厚度或与其正面和/或背面的边缘几何形状有关，并且可用于描述通常所观察到的硅晶片边缘区域内的厚度下降或该硅晶片同样在边缘区域内的正面和/或背面的平直度的特征。Jpn.J.Appl.Phys.Vol.38(1999)pp38-39描述了一种用于测量边缘下降现象的方法。有关硅晶片厚度的边缘下降参数例如可利用KLA Tencor公司的形貌测量系统NanoPro NP1通过以下方式计算，从该晶片中心开始，首先计算硅晶片整体图(形貌，“晶片图”)的间隔1°的360个径向截面。通常将这些截面划分成4个扇形S2至S5(均为90°的扇形)，并且对每个扇形的所有90个径向截面加以平均。并且对从该晶片边缘R-5毫米至R-35毫米距离的范围计算出匹配三阶参考线(“最佳配合”)。最后，将边缘下降的四重对称性加以平均(通过平均所有径向厚度截面)，并例如对于从R-1毫米至该晶片边缘的距离通过求出经平均的径向截面与由回归确定的参考线之间的偏差而得出R3O-1毫米参数。通常还可确定对于距离硅晶片边缘3毫米的R3O-3毫米参数以及对于距离硅晶片边缘2毫米的R3O-2毫米参数以及可能的中间值。若该硅晶片具有边缘下降现象，则对应的R3O参数取负号。选择性地，还可考虑每个扇形的平均径向截面(单迹)与参考线之间的偏差，从而求得每个扇形的下降值。但在本专利技术范畴内，总是考虑平均的边缘下降值。对于根据现有技术实施抛光并随后实施外延涂覆的硅晶片而言，与该硅晶片厚度相关的R3O-1毫米边缘下降参数为100纳米或更高。例如，依照现有技术实施外延涂覆的硅晶片测得以下数值R3O-3毫米为-42纳米，R3O-2毫米为-105纳米，而R3O-1毫米为-304纳米。
技术实现思路
所以，本专利技术的目的在于，提供一种用于外延涂覆硅晶片的方法，该方法一方面可实现更高的产率，另一方面可制得边缘下降低的外延涂覆的硅晶片。本专利技术的目的是通过用于制造外延涂覆的硅晶片的方法实现的，其中提供许多至少在正面上经过抛光的硅晶片，并随后在外延反应器内均单独进行涂覆，这是通过以下步骤实施的，将所提供的硅晶片均放本文档来自技高网...

【技术保护点】
用于制造外延涂覆的硅晶片的方法，其中提供许多至少在其正面上经过抛光的硅晶片，随后在外延反应器内均单独进行涂覆，这是通过以下步骤实施的，将所提供的硅晶片均放置在外延反应器内的基座上，在第一步骤中于氢气氛内实施预处理，以及在第二步骤中在将蚀刻介质加入氢气氛的情况下实施预处理，随后在其经抛光的正面上实施外延涂覆，并从外延反应器取出，随后均在至少１０００℃的温度下在氢气氛中加热该基座，此外在实施外延涂覆一定次数之后，均对该基座实施蚀刻处理，并用硅短时间涂覆该基座。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：赖因哈德绍尔，克里斯蒂安哈格尔，
申请(专利权)人：硅电子股份公司，
类型：发明
国别省市：DE[德国]