外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法技术

本发明专利技术涉及用于制造外延涂覆的硅晶片的方法，其中提供许多至少在正面上经过抛光的硅晶片，并随后在外延反应器内均单独进行涂覆，这是通过以下步骤实施的，将所提供的硅晶片均放置在外延反应器内的基座上，在第一步骤中于氢气氛内在第一氢气流量下实施预处理，以及在第二步骤中在将蚀刻介质加入氢气氛的情况下在减少的第二氢气流量下实施预处理，随后在其经抛光的正面上实施外延涂覆，并从外延反应器取出，此外在实施外延涂覆一定次数之后，对该基座实施蚀刻处理。本发明专利技术还涉及硅晶片，其包括一个正面及一个背面，其中至少其正面经过抛光且至少正面上涂覆有外延层，基于２毫米的边缘去除部分，其总体平直度值ＧＢＩＲ为０．０７至０．３微米。

【技术实现步骤摘要】

本专利技术涉及。
技术介绍
外延涂覆的硅晶片适用于半导体工业，尤其适用于制造高度集成的电子元件，如微处理器或存储芯片。现代微电子技术对原材料(基板)在总体及局部平直度、厚度分布、单面基准的局部平直度(纳米布局)及无缺陷性方面具有很高的要求。总体平直度涉及减去待确定的边缘切除部分的半导体晶片的整个表面。总体平直度可由GBIR(“总体的背面基准的理想平面/范围(globalbacksurface-referenced ideal plane/range)”＝半导体晶片整个正面与参考背面的理想平面的正误差及负误差)加以说明，GBIR对应于以前常用的TTV(“总厚度变化”)规范。现在依照SEMI标准将以前常用的LTV(“局部厚度变化”)规范称作SBIR(“位点的背面基准的理想平面/范围(site backsurface-referencedideal plane/range)”＝确定尺寸的单个元件区域与背面基准的理想平面的正误差和负误差)，并且对应于元件区域(“位点”)的GBIR或TTV。所以，与总体平直度GBIR相反，SBIR是指晶片上确定的区域，例如尺寸为26×8平方毫米的测量窗口的区域网格(Flchenraster)的片段(位点几何形状)。最大的位点几何形状值SBIRmax是指硅晶片上加以考虑的元件区域的最大SBIR值。测定最大位点基准的平直度或几何值如SBIRmax时，通常考虑例如为3毫米的特定边缘切除部分(EE＝“边缘切除部分”)。硅晶片上位于名义上的边缘切除部分以内的区域通常称作“固定品质区”，缩写为FQA。那些一部分区域位于FQA以外但其中心位于FQA以内的位点称作“部分位点”。测量最大局部平直度时通常不涉及“部分位点”，而是仅涉及所谓的“全体位点”，即完全位于FQA以内的元件区域。为了能够比较最大平直度值，说明边缘切除部分及FQA的尺寸等是否考虑了“部分位点”是至关重要的。此外，在优化成本方面，目前通常不会例如仅仅由于元件区域超过元件制造商所规定的SBIRmax值而拒收硅晶片，而且允许具有更高数值的元件区域的特定百分比，如1％。允许低于几何形状参数的特定极限值的位点的百分比通常由PUA(“可用区域百分比”)值表示，例如在SBIRmax值小于或等于0.7微米且PUA值为99％的情况下，99％位点的SBIRmax值等于或小于0.7微米，同时允许1％的位点具有更高的SBIR值(“芯片产率”)。依照现有技术，硅晶片是按照以下加工顺序制造的将硅单晶切割成晶片，使机械敏感边缘变圆，实施研磨步骤，如磨削或研磨，然后抛光。EP 547 894 A1描述了一种研磨法；专利申请EP 27253 A1及EP 580162 A1中请求保护磨削法。最终平直度通常是通过抛光步骤现实的，在抛光之前任选借助蚀刻步骤除去干扰性的晶体层并去除杂质。例如DE 198 33 257 C1公开了一种合适的蚀刻法。传统单面加工的抛光法(“单面抛光”)通常导致平面平行度较差，而双面侵蚀的抛光法(“双面抛光”)可制得具有改进的平直度的硅晶片。对于经抛光的硅晶片，还可尝试通过合适的加工步骤，如磨削、研磨及抛光，以达到所需的平直度。然而，硅晶片的抛光经常造成平整硅晶片的厚度朝边缘方向降低(“边缘下降(Edge Roll-off)”)。蚀刻方法还倾向于使待处理的硅晶片在边缘处被更强烈地侵蚀并产生此类边缘下降现象。为克服该现象，通常将对硅晶片实施凹面抛光。凹面抛光的硅晶片中心较薄，厚度朝边缘方向增加，而更外部的边缘区域的厚度降低。DE 199 38 340 C1描述了在单晶硅晶片上沉积具有相同晶体取向的单晶硅层，即所谓的外延层，随后在该层上形成半导体元件。与均匀材料的硅晶片相比，此类系统的优点例如是双极性CMOS电路内的电荷逆转现象由元件短路(“闩锁”问题)，更低的缺陷密度(例如降低COPs(“晶体原生颗粒”)的数量)以及不存在值得一提的氧含量而加以阻止，因此元件相关区域内的氧析出物可排除短路风险。依照现有技术，外延涂覆的硅晶片是由合适的中间产物通过去除材料的抛光-最终抛光-清洗-外延涂覆的加工顺序而制得的。例如DE 100 25 871 A1公开了用于制造正面上具有沉积外延层的硅晶片的方法，该方法包括以下加工步骤(a)作为单独的抛光步骤的去除材料的抛光步骤；(b)硅晶片的(亲水式)清洗及烘干；(c)于外延反应器内，在950至1250℃下，预处理该硅晶片的正面；及(d)在经预处理的硅晶片的正面上沉积外延层。为保护硅晶片不被颗粒加载，通常于抛光后对该硅晶片施加亲水性清洗。该亲水性清洗作用在该硅晶片的正面及背面上产生自然氧化物，该自然氧化物非常薄(取决于清洗及测量的类型，约为0.5至2纳米)。于外延反应器内，在预处理过程中，在氢气氛内(也称作“H2烘烤”)将该自然氧化物去除。在第二步骤中，通常将少量蚀刻介质如气态氯化氢(HCl)添加至氢气氛，从而使该硅晶片正面的表面粗糙度降低并从表面去除抛光缺陷。除蚀刻介质如HCl以外，偶尔还添加硅烷化合物，如硅烷(SiH4)、二氯硅烷(SiH2Cl2)、三氯硅烷(TCS、SiHCl3)或四氯硅烷(SiCl4)至氢气氛中的量，使硅沉积量与硅去除量达到平衡。但这两个反应以足够高的反应速率进行，从而使表面上的硅移动，使表面光滑并去除表面上的缺陷。现有技术中描述了外延反应器，它们尤其在半导体工业中用于在硅晶片上沉积外延层。在所有涂覆或沉积步骤中，对一个或更多个硅晶片利用热源，优选利用上方及下方的热源，如灯或排灯，进行加热，随后曝露于由源气体、载体气体及任选的掺杂气体组成的气体混合物中。将例如由石墨、SiC或石英组成的基座用作外延反应器的加工室内的硅晶片支架。在沉积过程，硅晶片位于该基座上或位于基座的铣孔中，以确保加热均匀并保护其上通常不进行沉积的硅晶片背面不接触源气体。依照现有技术，加工室被设计为用于一个或更多个硅晶片。对于具有更大直径(大于或等于150毫米)的硅晶片，通常使用单晶片反应器并单独地对硅晶片进行加工，这是因为其具有优良的外延层厚度均匀性。层厚度的均匀性可通过不同的措施加以调节，例如通过改变气流(氢、SiHCl3)，通过安装及调节气体入口装置(注射器)，通过改变沉积温度或对基座进行修改。此外，在外延涂覆中，于硅晶片上实施一次或更多次外延沉积之后，通常对无基材的基座进行蚀刻处理，其中从基座及加工室的其他部件去除硅沉积物。该蚀刻过程，例如利用氯化氢(HCl)的蚀刻过程，在单晶片反应器的情况下通常在加工几个硅晶片之后(3至5个硅晶片)已经实施，而在沉积薄的外延层时则在加工更多个硅晶片之后(10至20个硅晶片)才部分地实施。通常仅实施HCl蚀刻处理，或在HCl蚀刻处理之后实施基座的短暂涂覆。制造具有优良总体平直度的外延涂覆硅晶片极为困难，这是因为如前所述通常以凹面抛光的硅晶片作为基材。在现有技术中，与凹面抛光的硅晶片相比，在外延涂覆之后，外延涂覆硅晶片的总体平直度及局部平直度通常变差。这特别与沉积外延层本身具有一定的不规则性有关。在凹面抛光硅晶片中心沉积更厚的外延层，其中该层的厚度必须朝外向硅晶片边缘的方向减少，虽然可以补偿硅晶片原来的凹面形状，并因此改善硅晶片的总体平直度。但这在硅晶片的外延涂覆中并本文档来自技高网...

【技术保护点】
用于制造外延涂覆的硅晶片的方法，其中提供许多至少在正面上经过抛光的硅晶片，并随后在外延反应器内均单独进行涂覆，这是通过以下步骤实施的，将所提供的硅晶片均放置在外延反应器内的基座上，在第一步骤中于氢气氛内在第一氢气流量下实施预处理，以及在第二步骤中在将蚀刻介质加入氢气氛的情况下在减少的第二氢气流量下实施预处理，随后在其经抛光的正面上实施外延涂覆，并从外延反应器取出，此外在实施外延涂覆一定次数之后，对该基座实施蚀刻处理。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：赖因哈德绍尔，诺贝特维尔纳，
申请(专利权)人：硅电子股份公司，
类型：发明
国别省市：DE[德国]