基于集成电路的可重构架构及实现方法技术

本发明专利技术公开了一种基于集成电路的可重构架构及实现方法，该架构包括：位于第一层的上级监控电路、位于第二层的两级三冗余电路，以及位于底层的选通电路和输出电路；其中，上级监控电路用于对系统的故障诊断、控制、调配和重构；两级三冗余电路包括电路级和模块级的三冗余设计，用于处理高速运算、通信和测控；选通电路受上级监控电路的选通信号控制，选通当前工作的输出为送入输出电路的量。本发明专利技术架构采用金字塔形体系结构，从结构设计上研究提高系统抗单粒子效应能力，并结合了两级三冗余设计，特别适用于航天应用。相比现有技术，本发明专利技术采用金字塔架构，可靠性高；抗单粒子效应能力大大提高；具有硬件、软件两级冗余设计；具有可重构能力。

Reconfigurable architecture and implementation method based on integrated circuit

The present invention discloses a reconfigurable architecture and implementation method based on an integrated circuit, which consists of a superior monitoring circuit on the first layer, a two level three redundant circuit located at the second layer, and a gated circuit and an output circuit at the bottom, in which the superior monitoring circuit is used for fault diagnosis, control, and control of the system. The two level three redundant circuit includes the redundant design of the circuit level and the module level, which is used to deal with the high speed operation, communication and measurement and control; the gated circuit is controlled by the gated signal of the superior monitoring circuit, and the output of the current work is selected as the output of the output circuit. The structure of the invention is based on the Pyramid - shaped architecture. The structure is designed to improve the system's ability to resist single particle effect. It combines two levels and three redundant designs, especially for space applications. Compared with the existing technology, the invention adopts the Pyramid architecture, which has high reliability; the ability to resist single particle effect is greatly improved; it has two levels of redundancy design of hardware and software, and has the ability of reconfigurable.

【技术实现步骤摘要】
基于集成电路的可重构架构及实现方法
本专利技术涉及电源控制器
，尤其涉及一种基于集成电路的可重构架构及实现方法。
技术介绍
现场可编程门阵列(FieldProgrammableGateArray，FPGA)、数字信号处理器(DigitalSignalProcessor，DSP)等超大规模集成电路输入输出端口丰富，控制方式先进、可满足系统多路采样独立输入、多路PWM独立输出等特点，有利于对航天电源进行集成化和性能优化。但同时，FPGA等超大规模集成电路易受宇宙中各种辐射影响，如单粒子效应的概率大大提高，并且器件的集成度越高，单粒子效应的影响就越显著，这严重制约了数字电源在航天上的应用。因此开发具有高速度、强抗辐射能力的集成电路技术对于发展航天技术及在辐射环境下工作的武器系统具有重要的意义。
技术实现思路
本专利技术提供一种高速度、强抗辐射能力的基于集成电路的可重构架构及实现方法。为实现上述目的，本专利技术提供的一种种基于集成电路的可重构架构，包括：位于第一层的上级监控电路、位于第二层的两级三冗余电路，以及位于底层的选通电路和输出电路；其中，所述上级监控电路用于对系统的故障诊断、控制、调配和重构；所述两级三冗余电路包括电路级和模块级的三冗余设计，用于处理高速运算、通信和测控；所述选通电路受所述上级监控电路的选通信号控制，选通当前工作的输出为送入所述输出电路的量。其中，所述上级监控电路为反熔丝FPGA或者专用集成电路ASIC。其中，所述两级三冗余电路为SRAM型FPGA，包括三个相互冗余的电路，分别记COPY1、COPY2、COPY3，每个COPY内包含FPGA和AD转换电路，当前工作的COPY由上级监控电路CS指令进行片选。其中，所述两级三冗余电路为DSP。其中，所述输出电路采用DA+接口电路的形式输出，或者，采用驱动电路和遥控电路的形式输出。其中，所述底层还包括直接遥测电路。本专利技术还提出一种基于集成电路的可重构架构实现方法，包括以下步骤：通过上级监控电路对系统的故障诊断、控制、调配和重构；通过两级三冗余电路对系统处理高速运算、通信和测控；通过选通电路响应所述上级监控电路的选通信号控制，选通当前工作的输出为送入所述输出电路的量。其中，所述两级三冗余电路为SRAM型FPGA，所述方法还包括：通过FPGA状态量的反馈，以及上级监控电路实现监控和调度，以最终计算结果作为评断FPGA故障的依据。本专利技术的有益效果为：本专利技术提出了一种基于超大规模集成电路的高可靠性的可重构架构，该架构采用金字塔形体系结构，从结构设计上研究提高系统抗单粒子效应能力，并结合了两级三冗余设计，特别适用于航天应用。相比现有技术，本专利技术具有如下优点：1、采用金字塔架构，可靠性高；2、抗单粒子效应能力大大提高；3、具有硬件、软件两级冗余设计；4、具有可重构能力。附图说明图1是本专利技术基于集成电路的可重构架构示意图；图2是本专利技术FPGA内部功能和三冗余设计示意图；图3是本专利技术基于该架构的ASIC监测功能的实现及提高抗单粒子特性的机理示意图；图4是本专利技术上级监控电路的基本流程图；图5是本专利技术可重构实现方式举例。本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。如图1所示，本专利技术提出一种基于集成电路的可重构架构，包括：位于第一层的上级监控电路、位于第二层的两级三冗余电路，以及位于底层的选通电路和输出电路；其中，所述上级监控电路用于对系统的故障诊断、控制、调配和重构；所述两级三冗余电路包括电路级和模块级的三冗余设计，用于处理高速运算、通信和测控；所述选通电路受所述上级监控电路的选通信号控制，选通当前工作的输出为送入所述输出电路的量。具体地，作为一种实施方式，所述上级监控电路可以为反熔丝FPGA或者专用集成电路ASIC。本实施例中，所述两级三冗余电路为SRAM型FPGA，也可以为DSP，该两级三冗余电路包括三个相互冗余的电路，分别记COPY1、COPY2、COPY3，每个COPY内包含FPGA和AD转换电路，当前工作的COPY由上级监控电路CS指令进行片选。作为一种实施方式，所述输出电路采用DA+接口电路的形式输出，或者，采用驱动电路和遥控电路的形式输出。此外，所述底层还可以包括直接遥测电路。本专利技术通过上述方案，提出一种基于超大规模集成电路的高可靠性的可重构架构，该架构采用金字塔形体系结构，从结构设计上研究提高系统抗单粒子效应能力，并结合了两级三冗余设计，特别适用于航天应用。相比现有技术，本专利技术采用金字塔架构，可靠性高；抗单粒子效应能力大大提高；具有硬件、软件两级冗余设计；具有可重构能力，实现了具有高速度、强抗辐射能力的集成电路技术。下面对本专利技术方案进行详细阐述：本专利技术提出了一种基于超大规模集成电路的高可靠性的可重构架构，如图1所示(以FPGA为例，SRAM型FPGA可替换为DSP)，该架构采用金字塔形体系结构，从结构设计上研究提高系统抗单粒子效应能力，并结合了两级三冗余设计，特别适用于航天应用。图2给出了FPGA内部功能和三冗余设计，图3给出了基于该架构的ASIC监测功能的实现及提高抗单粒子特性的机理，图4给出了上级监控电路的基本流程图，图5给出了可重构实现方式举例。1、采用金字塔架构，可靠性高；图1给出了本专利技术所提出的高可靠性的可重构架构，金字塔顶层(下文称为上级监控电路)为高可靠性的反熔丝FPGA，负责系统的故障诊断、控制、调配和重构；第二层是SRAM型FPGA，分别由三个完全相同的电路构成，分别标记为COPY1、COPY2和COPY3，负责处理高速运算、通信和测控等；第三层/底层是选通电路和输出电路，选通电路受第一级集成电路(即上级监控电路)选通信号控制，选通当前工作的COPYi(i＝1、2、3)输出为送入输出电路的量，输出电路可以由DA+接口电路的形式输出，也可直接连接驱动电路和遥控电路，第三层/底层也包括直接遥测电路。(1)第一层反熔丝FPGA规模较小，不适合进行复杂的信号处理，因此它必须结合具有自主重构能力、高性能的FPGA或DSP才能完成复杂的信号处理，如测控、通信、数据压缩等。反熔丝FPGA也可采用专用集成电路ASIC替代，专用集成电路ASIC是最高密度、最小重量和最低功耗的解决方案。(2)第二层处于第二层结构的是SRAM型FPGA，它可以是军品级，甚至COST器件。对FPGA内部进行了分区设计，共有三个相互冗余的电路，分别记COPY1、COPY2、COPY3，每个COPY内包换FPGA和AD转换电路，当前工作的COPY由上级监控电路CS指令进行片选。FPGA内部包含刷新管理、时钟管理、状态监测、遥控遥测、A/D转换、D/A转换和运算部分(CAL)。每一部分可独立刷新。刷新管理按照固定时间间隔或上级监控电路指令刷新，在刷新期前一开关周期，系统输出由其他COPY给出，即将进行刷新的COPY不再被片选，可按照预先设定的顺序进行等时间间隔的交替工作，如COPY1循环。运算部分(CAL)在FPGA内部划分出三个完全独立的工作区域，进行并行运算和输出，作为FPGA内部的三冗余。三个工作区域分别受区域使能控制信号的控制，若经上级状态监测得到该区域连本文档来自技高网...

【技术保护点】
1.一种基于集成电路的可重构架构，其特征在于，包括：位于第一层的上级监控电路、位于第二层的两级三冗余电路，以及位于底层的选通电路和输出电路；其中，所述上级监控电路用于对系统的故障诊断、控制、调配和重构；所述两级三冗余电路包括电路级和模块级的三冗余设计，用于处理高速运算、通信和测控；所述选通电路受所述上级监控电路的选通信号控制，选通当前工作的输出为送入所述输出电路的量。

【技术特征摘要】
1.一种基于集成电路的可重构架构，其特征在于，包括：位于第一层的上级监控电路、位于第二层的两级三冗余电路，以及位于底层的选通电路和输出电路；其中，所述上级监控电路用于对系统的故障诊断、控制、调配和重构；所述两级三冗余电路包括电路级和模块级的三冗余设计，用于处理高速运算、通信和测控；所述选通电路受所述上级监控电路的选通信号控制，选通当前工作的输出为送入所述输出电路的量。2.根据权利要求1所述的基于集成电路的可重构架构，其特征在于，所述上级监控电路为反熔丝FPGA或者专用集成电路ASIC。3.根据权利要求1所述的基于集成电路的可重构架构，其特征在于，所述两级三冗余电路为SRAM型FPGA，包括三个相互冗余的电路，分别记COPY1、COPY2、COPY3，每个COPY内包含FPGA和AD转换电路，当前工作的COPY由上级监控电路CS指令进行片选。4.根据权利要求1所述的基于集成电路...

【专利技术属性】
技术研发人员：张艺，朱洪雨，刘青，张东来，
申请(专利权)人：深圳市航天新源科技有限公司，深圳航天科技创新研究院，
类型：发明
国别省市：广东,44