一种面向异构多源大数据的高效并行采集方法技术

本发明专利技术公开了一种面向异构多源大数据的高效并行采集方法，该方法采用Xilinx公司的ZYNQ‑7000 SoC芯片实现，包括：设计基于FPGA的异构多源大数据采集模块，并挂载到片内AXI总线上，该采集模块包括一个静态区和多个动态区，其中静态区负责片内AXI总线协议的实现和与多个动态区的数据交互，每个动态区根据要采集的设备协议的不同设计独立的对外接口和逻辑功能；异构多源大数据采集模块的内存分配和动态重构模块，为每个动态区分配不同的内存，ARM核中实现重构状态机，并通过PCAP端口和各个动态区的内存起始地址完成动态区的动态重构。实现制造现场不同协议、不同设备的海量数据的高效并行采集是实现智能制造的关键，本发明专利技术能够实现异构多源大数据的高效并行采集。

【技术实现步骤摘要】
一种面向异构多源大数据的高效并行采集方法
本专利技术属于电子工程和计算机科学领域，具体涉及一种面向异构多源大数据的高效并行采集方法。
技术介绍
随着国家战略“中国制造2025”的提出，智能制造已成为当代中国的热点名词。但是实现智能制造离不开数据，这些数据更具体的表现为制造现场的数据，但是制造现场的设备各不相同，硬件接口和通讯协议也有很大差异，如果针对每一种设备、每一种接口和每一种协议都设计一个专用的数据采集器的话，不仅增加成本，而且种类繁杂的数据采集器也必然造成制造现场的布局布线繁杂，直接影响采集效率和造成安全隐患。所以实现制造现场异构多源数据的高效采集能够加速实现我国成为制造强国，要想实现数据的高效采集就需要实现异构设备、异构接口和异构协议数据的统一采集，实现数据采集设备与被采对象之间原先的“一对一”架构到“一对多”架构的转变，同时异构多源数据存在着量大的特点，制造现场存在着对数据采集的实时性要求很苛刻的场合，如产线的状态，机床铣刀的位置等，为了提高数据采集的实时性，数据的并行采集是一种很有效的方法。SoC(SystemonChip，片上系统)是一种系统级的微处理器，一般集成了包括FPGA、ARM、Microblaze、DSP等处理器，FPGA具备高度的硬件并行特性，也具备其他处理器不具备的动态重构特性，ARM可以移植嵌入式系统，能够进行系统级处理。在FPGA内部构建多个动态区，每个动态区独立负责不同接口、不同协议的数据采集，而且通过动态区的动态重构能够在一块FPGA上(或有限资源中)采集以往需要很多嵌入式微处理器才能采集的数据，并且这些动态区彼此独立，就实现了数据的高效并行采集；加之ARM的动态调度，实现对FPGA动态重构的控制，就构成了一个异构多源大数据的高效并行采集方案。因此，本专利技术提出一种面向异构多源大数据的高效并行采集方法，该方法能够实现异构多源数据的高效并行采集。
技术实现思路
本专利技术要解决的技术问题为：提供一种面向异构多源大数据的高效并行采集方法，该方法能够实现对异构设备、异构接口和异构协议数据的高效并行采集。本专利技术解决其技术问题是采取以下技术方案实现的：一种面向异构多源大数据的高效并行采集方法，包括以下步骤：步骤一：设计基于FPGA的异构多源大数据采集模块，并挂载到片内AXI总线上，该基于FPGA的异构多源大数据采集模块包括一个FPGA静态区和多个FPGA动态区，其中FPGA静态区负责片内AXI总线协议的实现和与多个FPGA动态区的数据交互，多个FPGA动态区通过动态重构完成异构多源大数据的采集，具体实现如下：①建立多个FPGA动态区，每个动态区根据要采集的数据协议的不同设计独立的对外接口和逻辑功能，FPGA静态区的对外接口与所有动态区的对外接口形成一一映射，同时FPGA静态区为所有动态区提供统一的驱动时钟信号；②FPGA静态区完成与各个动态区之间的数据交互，并通过与片内AXI总线的数据交互，实现与ARM核的数据交互。FPGA静态区作为从设备挂载到片内AXI总线上，在FPGA静态区内编写片内AXI总线协议状态机：设置片内AXI总线的地址总线宽度为32、数据总线宽度为32，设置挂载到片内AXI总线上的设备地址范围为十六进制00000000到十六进制FFFFFFFF，设置读使能和写使能信号完成与片内AXI总线交互的读写控制；步骤二：异构多源大数据采集模块的内存分配和动态重构模块，为每个FPGA动态区分配不同的内存，ARM核通过PCAP端口和各个FPGA动态区的内存起始地址完成FPGA动态区的动态重构，具体实现如下：①各个FPGA动态区的内存分配范围需在十六进制00000000到十六进制FFFFFFFF之间，根据各个FPGA动态区的大小设置不同的起始地址，各个FPGA动态区的内存范围相互独立；②在ARM核中设计重构状态机，在重构状态机的控制下将拟重构的FPGA动态区的起始地址和大小写入PCAP接口完成该FPGA动态区的动态重构。本专利技术设计的一种面向异构多源大数据的高效并行采集方法适用于Xilinx公司ZYNQ-7000SoC芯片。本专利技术与现有技术相比的优点在于：(1)通过在FPGA内部设计多个动态区，每个动态区负责采集不同协议的数据，动态区之间彼此独立、并行，一个动态区通过动态重构能够实现不同的采集功能，这样就能实现数据采集设备与被采对象之间原先的“一对一”架构到“一对多”架构的转变，降低数据采集成本、提高采集效率；(2)在FPGA静态区设计片内AXI总线协议状态机，能够使得FPGA各个动态区通过片内高速AXI总线与ARM核交互，能够作为从设备被ARM核调用，实现基于ARM核的动态重构控制，而这种重构方式操作简单、重构效率高。附图说明图1为本专利技术的结构框图；图2为本专利技术的逻辑功能框图。具体实施方式下面结合附图对本专利技术做进一步详细的描述。本专利技术涉及一种面向异构多源大数据的高效并行采集方法，采用Xilinx公司ZYNQ-7000SoC芯片。制造现场的设备各不相同，硬件接口和通讯协议也有很大差异，该方法针对如何用少量的嵌入式微处理器采集不同协议、不同接口、不同设备的大量数据，并且期待高效并行采集的需求，本专利技术提出方法能够实现异构多源大数据的高效并行采集。本专利技术的结构框图如图1所示，逻辑功能框图如图2所示，具体实施方式如下：(1)图1中的基于FPGA的异构多源大数据采集模块1，具体实现如下：①建立多个FPGA动态区，每个动态区根据要采集的数据协议的不同设计独立的对外接口和逻辑功能，这样就能实现对异构多源数据的并行采集；FPGA静态区的对外接口与所有动态区的对外接口形成一一映射，动态区通过静态区完成管脚约束；FPGA静态区为所有动态区提供统一的驱动时钟信号，这样就能确保静态区和所有的动态区不会出现跨时钟域的情况；②FPGA静态区完成与各个动态区之间的数据交互，并通过与片内AXI总线的数据交互，实现与ARM核的数据交互。FPGA静态区作为从设备挂载到片内AXI总线上，在FPGA静态区内编写片内AXI总线协议状态机：设置片内AXI总线的地址总线宽度为32、数据总线宽度为32，设置挂载到片内AXI总线上的设备地址范围为十六进制00000000到十六进制FFFFFFFF，设置读使能和写使能信号完成与片内AXI总线交互的读写控制。这样能够使得FPGA各个动态区通过片内高速AXI总线与ARM核交互，能够作为从设备被ARM核调用，实现基于ARM核的动态重构控制，而这种重构方式操作简单、重构效率高；(2)图1中的异构多源大数据采集模块的内存分配和动态重构模块2，具体实现如下：①各个动态区的内存分配范围需在十六进制00000000到十六进制FFFFFFFF之间，根据各个动态区的大小设置不同的起始地址，各个动态区的内存范围相互独立；②在ARM核中设计重构状态机，在重构状态机的控制下将拟重构的动态区的起始地址和大小写入PCAP接口完成该动态区的动态重构。综上所述，本专利技术公开了一种面向异构多源大数据的高效并行采集方法，包括：设计基于FPGA的异构多源大数据采集模块，并挂载到片内AXI总线上；异构多源大数据采集模块的内存分配和动态重构模块。该方法能够实现对异构设备、异构接口和异构协议数据的高效并行采集。本专利技术说明书中未本文档来自技高网...

【技术保护点】
一种面向异构多源大数据的高效并行采集方法，其特征在于：包括以下步骤：步骤一：设计基于FPGA的异构多源大数据采集模块，并挂载到片内AXI总线上，该基于FPGA的异构多源大数据采集模块包括一个FPGA静态区和多个FPGA动态区，其中FPGA静态区负责片内AXI总线协议的实现和与多个FPGA动态区的数据交互，多个FPGA动态区通过动态重构完成异构多源大数据的采集，具体实现如下：①建立多个FPGA动态区，每个FPGA动态区根据要采集的数据协议的不同设计独立的对外接口和逻辑功能，FPGA静态区的对外接口与所有动态区的对外接口形成一一映射，同时FPGA静态区为所有动态区提供统一的驱动时钟信号；②FPGA静态区完成与各个动态区之间的数据交互，并通过与片内AXI总线的数据交互，实现与ARM核的数据交互。FPGA静态区作为从设备挂载到片内AXI总线上，在FPGA静态区内编写片内AXI总线协议状态机：设置片内AXI总线的地址总线宽度为32、数据总线宽度为32，设置挂载到片内AXI总线上的设备地址范围为十六进制00000000到十六进制FFFFFFFF，设置读使能和写使能信号完成与片内AXI总线交互的读写控制；步骤二：异构多源大数据采集模块的内存分配和动态重构模块，为每个FPGA动态区分配不同的内存，ARM核通过PCAP端口和各个动态区的内存起始地址完成动态区的动态重构，具体实现如下：①各个FPGA动态区的内存分配范围需在十六进制00000000到十六进制FFFFFFFF之间，根据各个FPGA动态区的大小设置不同的起始地址，各个FPGA动态区的内存范围相互独立；②在ARM核中设计重构状态机，在重构状态机的控制下将拟重构的FPGA动态区的起始地址和大小写入PCAP接口完成该FPGA动态区的动态重构。...

【技术特征摘要】
1.一种面向异构多源大数据的高效并行采集方法，其特征在于：包括以下步骤：步骤一：设计基于FPGA的异构多源大数据采集模块，并挂载到片内AXI总线上，该基于FPGA的异构多源大数据采集模块包括一个FPGA静态区和多个FPGA动态区，其中FPGA静态区负责片内AXI总线协议的实现和与多个FPGA动态区的数据交互，多个FPGA动态区通过动态重构完成异构多源大数据的采集，具体实现如下：①建立多个FPGA动态区，每个FPGA动态区根据要采集的数据协议的不同设计独立的对外接口和逻辑功能，FPGA静态区的对外接口与所有动态区的对外接口形成一一映射，同时FPGA静态区为所有动态区提供统一的驱动时钟信号；②FPGA静态区完成与各个动态区之间的数据交互，并通过与片内AXI总线的数据交互，实现与ARM核的数据交互。FPGA静态区作为从设备挂载到片内AXI总线上，在FPGA静态区内编写片内AXI总线协议状态机：设置片内AXI总线的地址...

【专利技术属性】
技术研发人员：陶飞，邹孝付，李建国，
申请(专利权)人：北京航空航天大学，北京神州飞航科技有限责任公司，
类型：发明
国别省市：北京,11