状态机控制的MOS线性电阻器制造技术

一种采样保持电路，其包括：采样电容器；第一晶体管；第一开关，其位于所述第一晶体管的栅电极和源电极之间；第一电流源，其连接至所述第一晶体管的所述源电极；以及电阻元件和第二开关，所述电阻元件和所述第二开关并联连接在所述第一晶体管的漏电极和预定电压之间。所述电阻元件可以包括第二晶体管，所述第二晶体管根据所述第二晶体管的栅电极处的栅控信号被偏置以在线性区域中操作；或者所述电阻元件可以包括并联连接的多个晶体管组，各个晶体管组包括第二晶体管，所述第二晶体管根据所述第二晶体管的栅电极处的栅控信号被偏置以在线性区域中操作。栅控信号可以来自包括状态机的电路。

【技术实现步骤摘要】
【国外来华专利技术】状态机控制的MOS线性电阻器
本申请总的来说涉及采样保持电路。更具体地，本申请涉及采用晶体管作为电阻元件的采样保持电路。
技术介绍
图像传感装置通常由图像传感器(通常为像素电路阵列)以及信号处理电路和任何相关的控制或时序电路组成。在图像传感器本身内部，由于光的照射，电荷被收集在像素电路的光电转换器件中。图1示出了像素电路的一个示例。如图1所示，像素电路100包括光电转换器件101(例如，光电二极管)、浮动扩散FD、转移晶体管102、复位晶体管103、放大晶体管104、选择晶体管105以及垂直信号线106。如图所示，垂直信号线106由同一列内的多个像素电路共用。可选择地，垂直信号线可以由多个列共享。转移晶体管102、复位晶体管103和选择晶体管105的栅电极分别接收信号TRG、RST和SEL。这些信号例如可以由控制或时序电路提供。虽然图1示出了在特定配置中的具有四个晶体管的像素电路，但是本公开不限于此，并且可以应用于具有更少或更多晶体管以及诸如电容器、电阻器等其他元件的像素电路。另外，本公开可以扩展成在多个光电转换器件之间共享一个或多个晶体管的配置。累积的电荷然后被转换成数字值。这种转换通常需要几个电路部件，例如采样保持(S/H：sample-and-hold)电路、模数转换器(ADC：analog-to-digitalconverte)以及时序和控制电路等，其中每个电路部件均用于转换。例如，S/H电路的目的可以是对来自光电二极管操作的不同时间阶段的模拟信号进行采样，然后可以通过ADC将模拟信号转换为数字形式。然而，在采样保持电路实现中，可能需要调整各种电路部件以例如增加相关双采样(CDS：correlateddoublesampling)操作中的比较的准确度。因此，需要高准确度调谐的采样保持电路。
技术实现思路
本公开的各个方面涉及用于改进采样保持电路的操作的采样保持电路和/或栅控电路。在本公开的一个方面中，采样保持电路包括：采样电容器；第一晶体管；第一开关，其位于所述第一晶体管的栅电极和源电极之间；电流源，其连接至所述第一晶体管的所述源电极；以及电阻元件和第二开关，所述电阻元件和所述第二开关并联连接在所述第一晶体管的漏电极和预定电压之间，其中，所述电阻元件包括第二晶体管，所述第二晶体管根据所述第二晶体管的栅电极处的栅控信号被偏置以在线性区域中操作。在本公开的另一方面中，采样保持电路包括：采样电容器；第一晶体管；第一开关，其位于所述第一晶体管的栅电极和源电极之间；电流源，其连接至所述第一晶体管的所述源电极；以及电阻元件和第二开关，所述电阻元件和所述第二开关并联连接在所述第一晶体管的漏电极和预定电压之间，其中，所述电阻元件包括并联连接的多个晶体管组，各个晶体管组包括第二晶体管，所述第二晶体管所述第二晶体管的栅电极处的栅控信号被偏置以在线性区域中操作。栅控信号可以源自包括状态机的电路。在本公开的另外一方面中，晶体管栅控电路被构造成向包括至少一个第一晶体管的晶体管电路提供栅控信号，所述晶体管栅控电路包括：电流源；多个晶体管组，所述多个晶体管组中的各个晶体管组包括第二晶体管，各个所述第二晶体管的栅电极连接至所述第一晶体管电路的栅电极。在本公开的上述方面中，状态机可以产生至少一个状态改变信号，用以控制电路内各种晶体管的连接或断开。以这种方式，本公开的上述方面至少在信号处理的
以及相关的成像
中提供了改进。本公开可以以各种形式来体现，包括：由计算机实现的方法、计算机程序产品、计算机系统和网络、用户接口(userinterface)和应用编程接口(applicationprogramminginterface)控制的硬件或电路；以及硬件实现的方法、信号处理电路、图像传感器电路、专用集成电路、现场可编程门阵列等。前面的概述仅旨在给出本公开的各个方面的一般构思，而不以任何方式限制本公开的范围。附图说明在以下参照附图的说明中更全面地公开了各种实施例的这些以及其他更详细和具体的特征，其中：图1示出了适用于本公开的各个方面的示例性像素电路；图2示出了根据本公开的各个方面的示例性底极板采样S/H电路；图3示出了根据图2的示例性S/H电路的示例性信号时序图；图4示出了在根据图3的信号时序图的特定时序处的示例性S/H电路；图5示出了根据本公开的各个方面的示例性数字比较器；图6示出了根据本公开的各个方面的示例性S/H电路和控制器电路；图7示出了根据本公开的各个方面的示例性电流-电压曲线；图8示出了根据本公开的各个方面的另一示例性控制器电路；图9示出了根据本公开的各个方面的另一示例性S/H电路；图10示出了根据图8的示例性控制器电路的状态图；图11示出了根据图8的示例性控制器电路的示例性状态表。具体实施方式在以下说明中，阐述了许多细节，例如流程图、数据表和系统配置等。对于本领域技术人员来说显而易见的是，这些具体细节仅仅是示例性的，而不旨在限制本申请的范围。此外，虽然本公开主要聚焦于在图像传感器中使用S/H电路的示例，但应当理解，这仅仅是实现方式的一个示例。将进一步理解的是，所公开的S/H电路可以用于需要对信号进行采样和/或比较两个电压的任何装置中，例如音频信号处理电路、工业测控电路等。以这种方式，本公开在信号处理的
以及图像传感和图像处理的相关
中提供了改进。<采样保持电路>图2示出了底极板采样类型的示例性模拟S/H电路200。该说明性S/H电路包括：放大器205、采样电容器204和开关201～203。在该示例中，Vref1是参考电压，Vin是待被采样的输入模拟电压(即输入信号)。在图像传感器实现中，Vin表示像素值。开关201～203优选为晶体管，例如CMOS晶体管。在操作中，由控制信号SW1～SW3根据特定时序来控制开关201～203。也就是说，开关201由控制信号SW1控制，开关202由控制信号SW2控制，开关203由控制信号SW3控制。图3示出了S/H电路200的操作的示例性时序图，并示出了控制信号SW1～SW3各自的波形。在图3中，出于说明目的，“高”信号表示“闭合”(即连接)开关，“低”信号表示“打开”(即断开)开关。在所示周期的开始，对信号Vin进行采样。在此期间，信号SW1和SW2为高，信号SW3为低。因此，开关201和202闭合，而开关203打开。这导致电容器204被充电到电压Vc＝Vin(t1)-Vref1，其中t1是电容器被充电的时间。在电容器204被充电之后，信号SW1变低，而信号SW2保持高并且信号SW3保持低。因此，开关201打开，而开关202保持闭合，开关203保持打开。这断开了放大器205的反馈路径。电容器204处的电压保持在前一级的电平，即，Vin(t1)-Vref1。接着，使信号SW2和SW3反转。也就是说，在开关201保持打开的状态下，开关202变为打开，开关203变为闭合。电容器204上的电压Vc和放大器205上的反馈连接使放大器205的输出电压Vout与Vin相同。也就是说，Vout＝Vc+Vref1＝Vin(t1)-Vref1+Vref1＝Vin(t1)。除了这种采样操作之外，特定应用可能需要对像素电路的输出和特定阈值进行比较。在本文档来自技高网...

【技术保护点】
一种采样保持电路，其包括：采样电容器；第一晶体管；第一开关，其设置在所述第一晶体管的栅极和源极之间；第一电流源，其连接至所述第一晶体管的所述源极；以及电阻元件和第二开关，所述电阻元件和所述第二开关并联连接并设置在所述第一晶体管的漏极和预定电压之间，其中，所述电阻元件包括第二晶体管，所述第二晶体管根据所述第二晶体管的栅极处的栅控信号被偏置以在线性区域中操作。

【技术特征摘要】
【国外来华专利技术】2015.10.30 US 14/9285071.一种采样保持电路，其包括：采样电容器；第一晶体管；第一开关，其设置在所述第一晶体管的栅极和源极之间；第一电流源，其连接至所述第一晶体管的所述源极；以及电阻元件和第二开关，所述电阻元件和所述第二开关并联连接并设置在所述第一晶体管的漏极和预定电压之间，其中，所述电阻元件包括第二晶体管，所述第二晶体管根据所述第二晶体管的栅极处的栅控信号被偏置以在线性区域中操作。2.根据权利要求1所述的采样保持电路，进一步包括栅控电路，所述栅控电路被构造成向所述第二晶体管提供所述栅控信号。3.根据权利要求2所述的采样保持电路，其中，所述栅控电路包括第二电流源和第三晶体管，所述第三晶体管的栅极与所述第二晶体管的所述栅极连接。4.根据权利要求3所述的采样保持电路，其中，所述第二晶体管和所述第三晶体管具有匹配的晶体管特性，并且所述第一电流源和所述第二电流源被构造成产生相同的电流。5.一种采样保持电路，其包括：采样电容器；第一晶体管；第一开关，其设置在所述第一晶体管的栅极和源极之间；第一电流源，其连接至所述第一晶体管的所述源极；以及电阻元件和第二开关，所述电阻元件和所述第二开关并联连接并设置在所述第一晶体管的漏极和预定电压之间，其中，所述电阻元件包括栅控电路，所述栅控电路被构造成提供栅控信号。6.根据权利要求5所述的采样保持电路，其中，所述栅控电路包括第二电流源和并联连接的多个控制晶体管组，所述多个控制晶体管组中的各个控制晶体管组都包括第二晶体管，所述第二晶体管被偏置成在线性区域中操作以提供所述栅控信号。7.根据权利要求6所述的采样保持电路，其中，所述电阻元件包括至少一个S/H晶体管组，各个S/H晶体管组分别与各个所述控制晶体管组对应并且包括第三晶体管，各个所述第三晶体管的栅极连接至对应的所述第二晶体管的所述栅极。8.根据权利要求7所述的采样保持电路，其中，所述至少一个S/H晶体管组为一个S/H晶体管组，所述多个控制晶体管组为三个控制晶体管组。9.根据权利要求7所述的采样保持电路，其中，所述至少一个S/H晶体管组为三个S/H晶体管组，所述多个控制晶体管组为三个控制晶体管组。10.根据权利要求9所述的采样保持电路，其中，各个第三晶体管具有彼此不同的晶体管特性。11.根据权利要求7所述的采样保持电路，其中，各个S/H晶体管组包括设置在对应的所述第三晶体管的栅极和所述栅控电路的输出端之间的第一组开关和设置在对应的所述第三晶体管的所述栅极和源极之间的第二组开关；并且相应的第一组开关和第二组开关被构造成根据从所述栅控电路接收到的至少一个状态信号来将对应的所述第三晶体管与所述栅控电路的所述输出端选择性地连接和断开。12.根据权利要求7所述的采样保持电路，其中，各个第二晶体管和对应的第三晶体管具有匹配的晶体管特性；并且所述第一电流源和所述第二电流源...

【专利技术属性】
技术研发人员：诺姆·埃谢尔，阿米特·索科洛夫，戈兰·蔡特尼，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：日本,JP