线性化的高阻值MOSFET有源电阻制造技术

本发明专利技术公开了一种线性化的高阻值ＭＯＳＦＥＴ有源电阻，在单管有源ＭＯＳＦＥＴ的基础上并联一个ＭＯＳＦＥＴ，并通过对并联的两ＭＯＳＦＥＴ进行对称地偏置实现了电阻值大，线性度好，成本低的目的，适用于集成电路设计所有需要用到高线性度大电阻的场合。

【技术实现步骤摘要】

本专利技术涉及集成电路
，尤其涉及一种线性化高阻值MOSFET电阻。
技术介绍
随着对集成电路信号处理能力的要求越来越高，制造工艺中掺杂浓度越来 越高，导致无源电阻的方块电阻阻值变小。而且在很多应用中需要用到几十兆 甚至上百兆的大电阻，这种大电阻在芯片上用无源电阻来做是不大现实的，首 先在经济上，无源大电阻占用的面积会使制造成本成倍的增加，同时大面积电 阻除了成本高外，还容易通过耦合受到干扰，从而影响电路性能。有时外接大 电阻成为解决这个问题的一种选择，但是外接大电阻会受环境条件的影响，如 湿度就会影响阻值，而且时间久了，板子上还会形成电阻的漏电通路，还有外 加大电阻增加工序，增大质量控制难度等。通常，现在可以用有源电阻来达到大阻值的目的，比如可以用MOSFET (Metal Oxide Semiconductor Field Effect Transistor,金属氧化物半导体场效应晶 体管)在芯片上做大电阻。如图1所示，第一NMOS管3被第一电流源1、第 二电流源4与diode接法的第三NMOS管2偏置到亚阈值状态，VR1与VR2之 间的电阻可以很容易达到兆级，这样的电阻器件比外接电阻及无源大电阻更小 更经济。但是由于流过第一NMOS管3的漏极电流与(VR1-VR2)成指数关系， 因此线性度极差。
技术实现思路
本专利技术的目的在于针对现有技术的不足，提供一种线性化高阻值MOSFET 电阻。本专利技术的目的是通过以下技术方案来实现的一种线性化的高阻值MOSFET有源电阻，采用NMOS管，它主要由第一电 流源、第三NMOS管、第一NMOS管、第二NMOS管、第三电流源和第四NMOS管组成；其中，所述第一 NMOS管的漏极与第二 NMOS管的漏极相连，第一 NMOS管的源极与第二 NMOS管的源极相连，第一 NMOS管的源极与第三 NMOS管的源极相连，第一 NMOS管的栅极与第三NMOS管的栅极相连，第 三NMOS管的栅极与第三NMOS管的漏极相连，第三NMOS管的漏极与第一 电流源的电流流出端相连;第二NMOS管的漏极还与第四NMOS管的源极相连， 第二 NMOS管的栅极与第四NMOS管的栅极相连，第四NMOS管的栅极与第 四NMOS管的漏极相连，第四NMOS管的漏极与第三电流源的电流流出端相连。进一步地，还包括一第二电流源，其电流流入端与第三NMOS管的源极相 连，电流流出端接地。进一步地，还包括一第四电流源8，其电流流入端与第四NMOS管7的源 极相连，电流流出端接地。一种线性化的高阻值MOSFET有源电阻，采用PMOS管，它主要由第三 PMOS管、第二电流源、第一PMOS管、第二PMOS管、第四PMOS管和第四 电流源组成；其中，所以第一PMOS管的漏极与第二PMOS管的漏极相连，第 一 PMOS管的源极与第二 PMOS管的源极相连，第一 PMOS管的源极还与第三 PMOS管的源极相连，第三PMOS管的漏极与第二电流源的电流流入端相连， 第二电流源的电流流出端接地；第一 PMOS管的栅极与第三PMOS管的栅极相 连，第三PMOS管的栅极与第三PMOS管的漏极相连。第二 PMOS管的漏极与 第四PMOS管的源极相连，第二 PMOS管的栅极与第四PMOS管的栅极相连， 第四PMOS管的栅极与第四PMOS管的漏极相连，第四PMOS管的漏极与第四 电流源的电流流入端相连，第四电流源的电流流出端接地。进一步地，还包括一第一电流源，其电流流出端与第三PMOS管的源极相 连，电流流入端与电源相连。进一步地，还包括一第三电流源，其电流流出端与第四PMOS管的源极相 连，电流流入端与电源相连。本专利技术的有益效果是本专利技术在单管有源M0SFET的基础上并联一个 M0SFET，并通过对并联的两MOSFET进行对称地偏置达到了电阻值大，线性 度好，成本低的目的，适用于集成电路设计所有需要用到高线性度大电阻的场附图说明图1是现有单管有源电阻的电路原理图;图2是本专利技术实施例1采用NMOS管的线性化高阻值MOSFET电阻的电路 原理图3是本专利技术实施例2采用PMOS管的线性化高阻值MOSFET电阻的电路原理图。图中，1、第一电流源，2、第三NMOS管，3、第一NMOS管，4、第二电 流源，5、第二NMOS管，6、第三电流源，7、第四NMOS管，8、第四电流源， 9、第一PMOS管，10、第二PMOS管，11、第三PMOS管，12、第四PMOS管。具体实施例方式下面根据附图和实施例详细说明本专利技术，本专利技术的目的和效果将变得更加 明显。 实施例1如图2所示，本专利技术采用NMOS管的线性化高阻值MOSFET电阻主要由第 一电流源1、第三NMOS管2、第一NMOS管3、第二电流源4、第二 NMOS 管5、第三电流源6、第四NMOS管7和第四电流源8组成。其中，第一NMOS 管3与第二NMOS管5是本专利技术双管结构的主体双管。第一电流源l、第三NMOS 管2和第二电流源4把第一NMOS管3偏置在亚阈值状态；第三电流源6、第 四NMOS管7、第四电流源8对称地把第二 NMOS管5偏置在亚阈值状态。第一 NMOS管3的漏极与第二 NMOS管5的漏极相连，连接点记为VR1 ， 第一 NMOS管3的源极与第二 NMOS管5的源极相连，连接点记为VR2，而 VR1与VR2就是本专利技术电阻的两个端口。第一 NMOS管3的源极还与第三 NMOS管2的源极相连，而第三NMOS管2的源极还与第二电流源4的电流流 入端相连。第二电流源4的电流流出端与地相连。第一 NMOS管3的栅极与第 三NMOS管2的栅极相连，连接点标记为Vbl ，而第三NMOS管2的栅极又与 第三NMOS管2的漏极相连，第三NMOS管2的漏极与第一电流源1的电流流 出端相连。第一电流源1的电流流入端与电源相连。第二NMOS管5的漏极还 与第四NMOS管7的源极相连，第四NMOS管7的源极还与第四电流源8的电 流流入端相连。第四电流源8的电流流出端与地相连。第二 NMOS管5的栅极 与第四NMOS管7的栅极相连，连接点记为Vb2，第四NMOS管7的栅极与第 四NMOS管7的漏极相连，第四NMOS管7的漏极与第三电流源6的电流流出 端相连。第三电流源6的电流流入端与电源相连。图2中，VRl与VR2之间组成了二端口有源电阻。主要由第一NMOS管3 与第二NMOS管5并联而成，第一电流源l、第二电流源4与第三NMOS管2， 产生偏置电压Vbl-VR2把第一 NMOS管3偏置在亚阈值工作状态，这就得到了 一个大阻值的有源电阻，这与图1的电路完全相同。由于单管的线性度差，我 们专利技术了双管补偿线性化技术。第二NMOS管5的漏极与源极对应与第一NMOS 管3的漏极源极相连接，而第二 NMOS管5由第三电流源6、第四NMOS管7 和第四电流源8偏置在亚阈值。从VR1往VR2看的电路结构与从VR2往VR1 看的电路结构完全对称，因此双管电阻比单管电阻提高了线性化。亚阈值MOSFET的漏极电流表达式如下"=a(1)其中，/。表示漏电流，"为常系数，^表示栅极电压，^表示漏极电压，^ 表示源极电压。为了说明问题，给图1中各元件设一组相对关系，第一、二、三、四电流 源的下标对应为l、 2、 3、 4，第一、二、本文档来自技高网...

【技术保护点】
一种线性化的高阻值ＭＯＳＦＥＴ有源电阻，其特征在于，它主要由第一电流源（１）、第三ＮＭＯＳ管（２）、第一ＮＭＯＳ管（３）、第二ＮＭＯＳ管（５）、第三电流源（６）和第四ＮＭＯＳ管（７）组成。其中，所述第一ＮＭＯＳ管（３）的漏极与第二ＮＭＯＳ管（５）的漏极相连，第一ＮＭＯＳ管（３）的源极与第二ＮＭＯＳ管（５）的源极相连，第一ＮＭＯＳ管（３）的源极与第三ＮＭＯＳ管（２）的源极相连，第一ＮＭＯＳ管（３）的栅极与第三ＮＭＯＳ管（２）的栅极相连，第三ＮＭＯＳ管（２）的栅极与第三ＮＭＯＳ管（２）的漏极相连，第三ＮＭＯＳ管（２）的漏极与第一电流源（１）的电流流出端相连。第二ＮＭＯＳ管（５）的漏极还与第四ＮＭＯＳ管（７）的源极相连，第二ＮＭＯＳ管（５）的栅极与第四ＮＭＯＳ管（７）的栅极相连，第四ＮＭＯＳ管（７）的栅极与第四ＮＭＯＳ管（７）的漏极相连，第四ＮＭＯＳ管（７）的漏极与第三电流源（６）的电流流出端相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈锋，奚剑雄，
申请(专利权)人：杭州硅星科技有限公司，
类型：发明
国别省市：86[中国|杭州]