制造半导体装置的方法制造方法及图纸

一种制造半导体装置的方法包括在衬底上方提供材料并在所述材料的两个相对的侧壁上分别形成单独的栅极电极线。因此，可使所述栅极电极线之间的切口的宽度最小化。这会缩短所述半导体装置的单元的高度，从而增加所述半导体装置的单元密度。

【技术实现步骤摘要】
制造半导体装置的方法
本专利技术实施例是有关于一种半导体装置，且特别是有关于一种高密度半导体装置。
技术介绍
半导体装置包括多个单元。单元(例如标准单元)包括一个或多个逻辑栅，例如，非栅(NOTgate)或反相器。可通过增加设置在半导体装置上的单元的数目来扩展半导体功能。
技术实现思路
本专利技术实施例的制造半导体装置的方法包括下列步骤：在衬底上方提供第一材料；以及在第一材料的两个相对的侧壁上分别形成单独的栅极电极线。附图说明结合附图阅读以下详细说明，会最佳地理解本专利技术的各方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。图1是半导体装置的第一示例性实施例的示意性俯视图。图2是沿图1所示线2-2所截取的剖视图。图3是说明制造半导体装置的示例性方法的流程图。图4到图19是在各种制造阶段处半导体装置的剖视图。图20到图38是在各种制造阶段处半导体装置的剖视图。图39是半导体装置的第二示例性实施例的示意性俯视图。图40是半导体装置的第三示例性实施例的示意性俯视图。图41是沿图40所示线41-41所截取的剖视图。图42是半导体装置的第四示例性实施例的示意性俯视图。[符号的说明]100、3900、4000、4200：半导体装置110、410、2010：衬底120、3910、4210：单元130、3920、4220：晶体管140、3810、1910：栅极电极线150：切口160、1710、2110、2430、2730、2930、3230：鳍170：源极区180：漏极区300：方法310、320、330、340、350、360、370、380、390：操作420、1320、2020、3220：第一材料430、2030：第二材料440、2210：介电层510、2410：第一保护层520、820、2420、2720：第二材料中的特定实例610、1110、2510、3010：凹槽710、1210、2610、3110、4010：切口材料810、2710：第二保护层1010、2910：第三保护层1020、2920：第一材料中的特定实例1310、3210：第四保护层3710：栅极电极材料2-2、41-41：线Hcell：单元高度Lfin：鳍长度Lmaterial：材料长度Wcell：单元宽度Wcut：切口宽度Wfin：鳍宽度Wmaterial：材料宽度具体实施方式以下公开内容提供用于实作所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及构造的具体实例以简化本专利技术。当然，这些仅为实例且不旨在进行限制。例如，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有额外特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本专利技术可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。此外，为易于说明，本文中可能使用例如“在...下方(beneath)”、“在...下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所说明的一个元件或特征与另一(些)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。图1是半导体装置100的第一示例性实施例的示意性俯视图。示例性半导体装置100包括衬底110及单元120。单元120被配置成执行电路功能。举例来说，单元120可实施反相器，以将信号从低反相成高及从高反相成低。在一些实施例中，单元120包括与栅(ANDgate)、与非栅(NANDgate)、或栅(ORgate)、或非栅(NORgate)、异或栅(XORgate)、同或栅(XNORgate)、另一种逻辑栅、或其组合。此种单元120可因此被称为标准单元。在其他实施例中，单元120包括逻辑栅及无源装置/有源装置，例如电阻器、电容器、电感器、晶体管、二极管等。如图1中所说明，单元120位于衬底110上方，由边界(由虚线指示)包封。单元120具有单元高度(Hcell)及单元宽度(Wcell)，且包括一个或多个晶体管130。晶体管130中的每一者包括在第一方向上延伸的栅极电极线140。栅极电极线140沿衬底110的长边方向排列。每一对相邻的栅极电极线140由其之间的切口150分隔开，切口150具有使邻近的栅极电极线140分隔开的宽度。晶体管130中的每一者进一步包括在横切第一方向的第二方向上延伸的一个或多个鳍160。为使说明清晰起见，在图1中标示出鳍160中的仅一者。鳍160中的每一者具有源极区170、漏极区180、及沟道区，所述沟道区位于源极区170与漏极区180之间且被栅极电极线140叠盖。返回参照栅极电极线切口150，可通过光刻工艺来形成切口150，其中：首先在栅极电极材料之上提供掩模层；接着将图案转印到所述掩模层，以在所述掩模层中形成开口，从而通过所述开口暴露出所述栅极电极材料的某些部分；以及接着，穿过所述开口蚀刻所述栅极电极材料的暴露出的部分，从而将所述栅极电极材料分割成栅极电极线140。切口150不能小于某一最小切口宽度，因为在尝试使用小于阈值的切口宽度时，所述掩模层的图案开始变模糊(blur)。期望以小于最小值的切口宽度来形成切口150，从而缩短单元120的单元高度(Hcell)，以增加半导体装置100的单元的密度。本专利技术实施例提供制造半导体装置(例如半导体装置100)的各种示例性方法，所述方法能够为所述半导体装置实现高的单元密度。如以下详细所述，在一个实施方案中，首先在半导体装置的衬底上方提供切口材料(cutmaterial)(例如，图7所示切口材料710)。接着，在衬底及切口材料之上沉积栅极电极材料(例如，图19所示栅极电极线1910)。接着，移除过量的栅极电极材料(即，切口材料的顶表面上的栅极电极材料)，从而将所述栅极电极材料分割成一对栅极电极线(例如，一对相邻的栅极电极线140)。此后，从半导体装置移除所述切口材料。此种方法形成切口宽度小于最小切口宽度阈值的切口。这会缩短半导体装置的单元的单元高度，从而使所述半导体装置能够具有更高的单元密度。图2是沿图1所示线2-2所截取的剖视图。在此实施例中，鳍160具有鳍宽度(Wfin)。在一个实例中，切口150具有与鳍宽度(Wfin)实质上相等的切口宽度(Wcut)。举例来说，切口宽度(Wcut)是鳍宽度(Wfin)的约0.8倍到约1.2倍。图3是说明制造半导体装置(例如，半导体装置100)的示例性方法300的流程图，会参照后续各图中的某些实例来阐述方法300。在操作310中，接收半导体装置。所述半导体装置包括衬底、以及位于所述衬底上方的例如以下在图4中420、430处更详细阐述的第一材料及第二材料。在操作320中，通过例如以下在图5中510处更详细阐述的保护层来覆盖第二材料中的某些第二材料。用于保护层的材料包括但本文档来自技高网...

【技术保护点】
一种制造半导体装置的方法，其特征在于，所述方法包括：在衬底上方提供第一材料；以及在所述第一材料的两个相对的侧壁上分别形成单独的栅极电极线。

【技术特征摘要】
2016.11.28 US 62/426,923;2017.05.18...

【专利技术属性】
技术研发人员：陈志良，赖志明，杨超源，曾健庭，萧锦涛，刘如淦，吴伟豪，周雷峻，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71